電子工程師創(chuàng)新設(shè)計(jì)必備寶典系列之FPGA開發(fā)全攻,介紹以FPGA為代表的可編程器件的應(yīng)用開發(fā)知識(shí)，具有實(shí)用性和系統(tǒng)性，提供許多技巧和資源
標(biāo)簽： FPGA 電子工程師 創(chuàng)新設(shè)計(jì) 寶典
上傳時(shí)間： 2013-08-07
上傳用戶：youmo81
異步FIFO是用來適配不同時(shí)鐘域之間的相位差和頻率飄移的重要模塊。本文設(shè)計(jì)的異步FIFO采用了格雷（GRAY）變換技術(shù)和雙端口RAM實(shí)現(xiàn)了不同時(shí)鐘域之間的數(shù)據(jù)無損傳輸。該結(jié)構(gòu)利用了GRAY變換的特點(diǎn)，使得整個(gè)系統(tǒng)可靠性高和抗干擾能力強(qiáng)，系統(tǒng)可以工作在讀寫時(shí)鐘頻率漂移達(dá)到正負(fù)300PPM的惡劣環(huán)境。并且由于采用了模塊化結(jié)構(gòu)，使得系統(tǒng)具有良好的可擴(kuò)充性。
標(biāo)簽： FIFO GRAY RAM 適配
上傳時(shí)間： 2013-08-08
上傳用戶：13817753084
詳細(xì)的說明了FPGA設(shè)計(jì)的整個(gè)流程\r\nFPGA設(shè)計(jì)全流程Modelsim>>Synplify.Pro>>ISE
標(biāo)簽： Modelsim Synplify FPGA ISE
上傳時(shí)間： 2013-08-09
上傳用戶：hzakao
FPGA設(shè)計(jì)全流程.大家可以參考參考哦,可能對(duì)大家有所幫助哦
標(biāo)簽： FPGA 流程
上傳時(shí)間： 2013-08-11
上傳用戶：sjb555
介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法，詳細(xì)敘述了其工作原理和設(shè)計(jì)思想，并用可編程邏輯器件FPGA實(shí)現(xiàn)。
標(biāo)簽： VHDL 嵌入式 全數(shù)字 鎖相環(huán)路
上傳用戶：yare
FPGA開發(fā)全攻略，工程師創(chuàng)新寶典，由張國(guó)斌等書寫
標(biāo)簽： FPGA
上傳時(shí)間： 2013-08-12
上傳用戶：ifree2016
基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過程和設(shè)計(jì)思想
標(biāo)簽： FPGA 全數(shù)字 鎖相環(huán)
上傳時(shí)間： 2013-08-13
上傳用戶：fqscfqj
FPGA設(shè)計(jì)全流程十分鐘學(xué)會(huì)Xilinx FPGA 設(shè)計(jì)
標(biāo)簽： FPGA Xilinx 流程 十分
上傳時(shí)間： 2013-08-14
上傳用戶：klin3139
介紹了FPGA設(shè)計(jì)全流程：Modelsim>>Synplify.Pro>>ISE
上傳時(shí)間： 2013-08-15
上傳用戶：稀世之寶039
一種基于FPGA 實(shí)現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計(jì)方法，采用全并行加流水結(jié)構(gòu), 可在一個(gè)時(shí)鐘節(jié)拍內(nèi)完成32 點(diǎn)FFT 運(yùn)算的功能, 設(shè)計(jì)最高運(yùn)算速度可達(dá)11ns
標(biāo)簽： FPGA FFT 并行 設(shè)計(jì)方法
上傳時(shí)間： 2013-08-16
上傳用戶：467368609
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
