文中研究并實(shí)現(xiàn)了一種基于NAND型Flash的高速大容量固態(tài)存儲(chǔ)系統(tǒng),成果為實(shí)際研制應(yīng)用于星的基于閃存的大容量存儲(chǔ)器奠定了基礎(chǔ),具體較好的指導(dǎo)和借鑒意義。
上傳時(shí)間： 2014-10-15
上傳用戶：guanliya
STM32F10xxx閃存編程參考手冊(cè)
上傳時(shí)間： 2013-11-06
上傳用戶：zhaoke2005
開發(fā)了一個(gè)基于閃存平臺(tái)的嵌入式文件系統(tǒng)。為保證閃存扇區(qū)的平均使用率和均衡擦寫次數(shù)，引入了損壞管理策略，在這種策略中采用了動(dòng)態(tài)存儲(chǔ)空間管理模式和先入先出（FIFO）策略。所采用的冗余設(shè)計(jì)、快速計(jì)算和跟蹤策略還可以延長核心扇區(qū)使用壽命，保證系統(tǒng)啟動(dòng)可靠的服務(wù)。
標(biāo)簽： 嵌入式系統(tǒng) 存儲(chǔ)管理 閃存 策略
上傳時(shí)間： 2014-12-30
上傳用戶：lingzhichao
本技術(shù)文章將介紹如何運(yùn)用 NI LabVIEW FPGA 來設(shè)計(jì)並客製化個(gè)人的 RF 儀器，同時(shí)探索軟體設(shè)計(jì)儀器可為測(cè)試系統(tǒng)所提供的優(yōu)勢(shì)。
上傳時(shí)間： 2013-11-24
上傳用戶：toyoad
NI Multisim 電子電路設(shè)計(jì)和仿真軟件 NI Ultiboard PCB板設(shè)計(jì)軟件 組成電子電路設(shè)計(jì)的套件
標(biāo)簽： Ultiboard Multisim NI 12
上傳時(shí)間： 2014-01-04
上傳用戶：fklinran
NI電路設(shè)計(jì)套件快速入門
標(biāo)簽： 電路設(shè)計(jì) 套件 快速入門
上傳時(shí)間： 2013-11-16
上傳用戶：gai928943
Multisim可用于原理圖輸入、SPICE仿真、和電路設(shè)計(jì)，無需SPICE專業(yè)知識(shí)，即可通過仿真來減少設(shè)計(jì)流程前期的原型反復(fù)。Multisim可識(shí)別錯(cuò)誤、驗(yàn)證設(shè)計(jì)，以及更快地原型。此外，Multisim原理圖可無縫轉(zhuǎn)換到NI Ultiboard中完成PCB設(shè)計(jì)。評(píng)估版軟件不能打印圖表以及導(dǎo)出最終Gerber文件。更多信息請(qǐng)?jiān)L問ni.com/multisim/zhs/。
標(biāo)簽： Ultiboard Multisim NI 評(píng)估軟件
上傳時(shí)間： 2013-10-29
上傳用戶：micheal158235
NI Multisim 電子電路設(shè)計(jì)和仿真軟件 NI Ultiboard PCB板設(shè)計(jì)軟件 組成電子電路設(shè)計(jì)的套件
標(biāo)簽： Ultiboard Multisim NI 12
上傳時(shí)間： 2013-10-12
上傳用戶：ruixue198909
NI電路設(shè)計(jì)套件快速入門
標(biāo)簽： 電路設(shè)計(jì) 套件 快速入門
上傳時(shí)間： 2014-12-31
上傳用戶：dongbaobao
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
