電源是電子設(shè)備的重要組成部分，其性能的優(yōu)劣直接影響著電子設(shè)備的穩(wěn)定性和可靠性，隨著電子技術(shù)的發(fā)展，電子設(shè)備的種類越來(lái)越多，其對(duì)電源的要求也更加靈活多樣，因此如何很好的解決系統(tǒng)的電源問(wèn)題已經(jīng)成為了系統(tǒng)成敗的關(guān)鍵因素。本論文研究選取了BICMOS工藝，具有功耗低、集成度高、驅(qū)動(dòng)能力強(qiáng)等優(yōu)點(diǎn).根據(jù)電流模式的PWM控制原理，研究設(shè)計(jì)了一款基于BICMOS工藝的雙相DC-DC電源管理芯片。本電源管理芯片自動(dòng)控制兩路單獨(dú)的轉(zhuǎn)換器工作，兩相結(jié)構(gòu)能提供大的輸出電流，但是在開(kāi)關(guān)上的功耗卻很低。芯片能夠精確的調(diào)整CPU核心電壓，對(duì)稱不同通道之間的電流。本電源管理芯片單獨(dú)檢測(cè)每一通道上的電流，以精確的獲得每個(gè)通道上的電流信息，從而更好的進(jìn)行電流對(duì)稱以及電路的保護(hù)。文中對(duì)該DC-DC電源管理芯片的主要功能模塊，如振蕩器電路、鋸齒波發(fā)生電路、比較器電路、平均電流電路、電流檢測(cè)電路等進(jìn)行了設(shè)計(jì)并給出了仿真驗(yàn)證結(jié)果。該芯片只需外接少數(shù)元件就可構(gòu)成一個(gè)高性能的雙相DC-DC開(kāi)關(guān)電源，可廣泛應(yīng)用于CPU供電系統(tǒng)等。通過(guò)應(yīng)用Hspice軟件對(duì)該變換器芯片的主要模塊電路進(jìn)行仿真，驗(yàn)證了設(shè)計(jì)方案和理論分析的可行性和正確性，同時(shí)在芯片模塊電路設(shè)計(jì)的基礎(chǔ)上，應(yīng)用0.8umBICMOS工藝設(shè)計(jì)規(guī)則完成了芯片主要模塊的版圖繪制，編寫了DRC.LVS文件并驗(yàn)證了版圖的正確性。所設(shè)計(jì)的基于BICMOS工藝的DC-DC電源管理芯片的均流控制電路達(dá)到了預(yù)期的要求。
標(biāo)簽： DC-DC電源管理
上傳時(shí)間： 2022-06-26
上傳用戶：
本設(shè)計(jì)是基于RFIDFM17522官方LPCD程序。該設(shè)計(jì)通過(guò)STM8S003與FM17522 RF通訊，并通過(guò)串口讀寫IC卡信息，設(shè)置低功耗自動(dòng)尋卡等功能。FM17522是一款高度集成的工作在13.56MHz下的非接觸讀寫器芯片，同時(shí)提供了低功耗的外部卡片偵測(cè)功能(LPCD)，方便電池供電、需要低功耗工作、并且需要實(shí)時(shí)處理任意時(shí)刻會(huì)進(jìn)入射頻場(chǎng)的外部卡片的讀寫器設(shè)備。STM8制作的RFID自動(dòng)尋卡器電路 pcb板
標(biāo)簽： stm8 RFID fm17522 lpcd
上傳時(shí)間： 2022-06-30
上傳用戶：
低密度校驗(yàn)碼(LDPC)是一種能逼近Shannon容量限的漸進(jìn)好碼，其長(zhǎng)碼性能甚至超過(guò)了Turbo碼。低密度校驗(yàn)碼以其迭代譯碼復(fù)雜度低，沒(méi)有錯(cuò)誤平層，碼率和碼長(zhǎng)可靈活改變的優(yōu)點(diǎn)成為Turbo碼強(qiáng)有力的競(jìng)爭(zhēng)對(duì)手。目前，LDPC碼已廣泛應(yīng)用于深空通信、光纖通信、衛(wèi)星數(shù)字視頻和音頻廣播等領(lǐng)域，因此LDPC碼編譯碼器的硬件實(shí)現(xiàn)已成為糾錯(cuò)編碼領(lǐng)域的研究熱點(diǎn)之一。 本文在分析LDPC碼的基本編碼結(jié)構(gòu)基礎(chǔ)上，首先研究了LDPC碼的隨機(jī)構(gòu)造方法，并給出了有效的PEG算法實(shí)現(xiàn)方法，重點(diǎn)分析了用環(huán)消除(cycle elimination)算法實(shí)現(xiàn)的準(zhǔn)循環(huán)LDPC碼的構(gòu)造。然后對(duì)LDPC碼的幾種不同譯碼算法進(jìn)行分析比較，討論了一種適合硬件實(shí)現(xiàn)的譯碼算法-TDMP算法，并對(duì)易于硬件實(shí)現(xiàn)的TDMP算法進(jìn)行了性能仿真，仿真結(jié)果表明TDMP算法作為硬件實(shí)現(xiàn)的譯碼算法具有優(yōu)異的性能優(yōu)勢(shì)。最后針對(duì)Altera公司的StratixEPIS25 FPGA芯片設(shè)計(jì)了一個(gè)基于TDMP算法的(4096，2048)非規(guī)則LDPC碼譯碼器，內(nèi)部用了4個(gè)單校驗(yàn)碼譯碼器并行譯1幀數(shù)據(jù)，3幀同時(shí)譯碼，作者詳細(xì)介紹了該譯碼器芯片的設(shè)計(jì)過(guò)程和內(nèi)部結(jié)構(gòu)和工作流程。
上傳時(shí)間： 2013-05-23
上傳用戶：fujun35303
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語(yǔ)法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個(gè)檔次，每個(gè)檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測(cè)編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測(cè)時(shí)，為了得到一個(gè)宏塊的預(yù)測(cè)模式，需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測(cè)模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測(cè)模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上，對(duì)編碼的實(shí)時(shí)性有較大幫助。 為了實(shí)現(xiàn)實(shí)時(shí)編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對(duì)影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真，并將驗(yàn)證后通過(guò)的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測(cè)試，驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。 本文對(duì)H.264編碼器幀內(nèi)預(yù)測(cè)模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡(jiǎn)單，對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測(cè)
上傳時(shí)間： 2013-06-13
上傳用戶：夜月十二橋
H.264作為新一代視頻編碼標(biāo)準(zhǔn)，相比上一代視頻編碼標(biāo)準(zhǔn)MPEG2，在相同畫質(zhì)下，平均節(jié)約64﹪的碼流。該標(biāo)準(zhǔn)僅設(shè)定了碼流的語(yǔ)法結(jié)構(gòu)和解碼器結(jié)構(gòu)，實(shí)現(xiàn)靈活性極大，其規(guī)定了三個(gè)檔次，每個(gè)檔次支持一組特定的編碼功能，并支持一類特定的應(yīng)用，因此。H.264的編碼器的設(shè)計(jì)可以根據(jù)需求的不同而不同。 H.264雖然具有優(yōu)異的壓縮性能，但是其復(fù)雜度卻比一般編碼器高的多。本文對(duì)H.264進(jìn)行了編碼復(fù)雜度分析，并統(tǒng)計(jì)了整個(gè)軟件編碼中計(jì)算量的分布。H.264中采用了率失真優(yōu)化算法，提高了幀內(nèi)預(yù)測(cè)編碼的效率。在該算法下進(jìn)行幀內(nèi)預(yù)測(cè)時(shí)，為了得到一個(gè)宏塊的預(yù)測(cè)模式，需要進(jìn)行592次率失真代價(jià)計(jì)算。因此為了降低幀內(nèi)預(yù)測(cè)模式選擇的計(jì)算復(fù)雜度，本文改進(jìn)了幀內(nèi)預(yù)測(cè)模式選擇算法。實(shí)踐證明，在PSNR值的損失可以忽略不計(jì)的情況下，該算法相比原算法，幀內(nèi)編碼時(shí)間平均節(jié)約60﹪以上，對(duì)編碼的實(shí)時(shí)性有較大幫助。 為了實(shí)現(xiàn)實(shí)時(shí)編碼，考慮到FPGA的高效運(yùn)算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實(shí)現(xiàn)。首先研究了H.264編碼器硬件實(shí)現(xiàn)架構(gòu)，并對(duì)影響編碼速度，且具有硬件實(shí)現(xiàn)優(yōu)越性的幾個(gè)重要部分進(jìn)行了算法研究和FPGA.實(shí)現(xiàn)。本文主要研究了H.264編碼器中整數(shù)DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數(shù)DCT變換等部分。分別對(duì)這些模塊進(jìn)行了綜合和時(shí)序仿真，并將驗(yàn)證后通過(guò)的系統(tǒng)模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進(jìn)行了在線測(cè)試，驗(yàn)證了該系統(tǒng)對(duì)輸入的殘差數(shù)據(jù)實(shí)時(shí)壓縮編碼的功能。 本文對(duì)H.264編碼器幀內(nèi)預(yù)測(cè)模式選擇算法的改進(jìn)，算法實(shí)現(xiàn)簡(jiǎn)單，對(duì)軟件編碼的實(shí)時(shí)性有很大幫助。本文對(duì)在單片F(xiàn)PGA上實(shí)現(xiàn)H.264編碼器做出了探索性嘗試，這對(duì)H.264編碼器芯片的設(shè)計(jì)有著積極的借鑒性。
標(biāo)簽： FPGA 264 幀內(nèi)預(yù)測(cè) 算法優(yōu)化
上傳時(shí)間： 2013-05-25
上傳用戶：refent
數(shù)字存儲(chǔ)示波器（DSO）上世紀(jì)八十年代開(kāi)始出現(xiàn)，由于當(dāng)時(shí)它的帶寬和分辨率較低，實(shí)時(shí)性較差，沒(méi)有具備模擬示波器的某些特點(diǎn)，因此并沒(méi)有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導(dǎo)體存儲(chǔ)器（RAM）的發(fā)展，數(shù)字存儲(chǔ)示波器的采樣速率和實(shí)時(shí)性能得到了很大的提高，在工程測(cè)量中，越來(lái)越多的工程師用DSO來(lái)替代模擬示波器。 本文介紹了一款雙通道采樣速率達(dá)1GHz，分辨率為8Bits，實(shí)時(shí)帶寬為200MHz數(shù)字存儲(chǔ)示波器的研制。通過(guò)對(duì)具體功能和技術(shù)指標(biāo)的分析，提出了FPGA＋ARM架構(gòu)的技術(shù)方案。然后，本文分模塊詳細(xì)敘述了整機(jī)系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設(shè)計(jì)，數(shù)據(jù)處理模塊軟件的設(shè)計(jì)，以及DSO的GPIB擴(kuò)展接口邏輯模塊的設(shè)計(jì)。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎(chǔ)上，提出了本系統(tǒng)的設(shè)計(jì)思想和實(shí)現(xiàn)方案。在高速A/D選擇上，國(guó)家半導(dǎo)體公司2005年推出的雙通道采樣速率達(dá)500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實(shí)現(xiàn)對(duì)單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲(chǔ)單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對(duì)不同時(shí)基情況下多通道數(shù)據(jù)的抽取，處理單元完成對(duì)數(shù)據(jù)正弦內(nèi)插的計(jì)算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設(shè)計(jì)在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機(jī)成本，也減少了電路規(guī)模。 最后，利用ChipscopePro工具對(duì)采樣系統(tǒng)進(jìn)行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。
標(biāo)簽： FPGA 高速實(shí)時(shí)數(shù) 字存儲(chǔ) 示波器
上傳時(shí)間： 2013-07-07
上傳用戶：asdkin
nRF24L01 是一款工作在 2.4~2.5GHz 世界通用 ISM 頻段的單片無(wú)線收發(fā)器芯片,本程序?yàn)?4l01無(wú)線模塊的C51的發(fā)送程序。
標(biāo)簽： 24l01 C51 無(wú)線模塊 發(fā)送
上傳時(shí)間： 2013-04-24
上傳用戶：西伯利亞狼
LTC3524 的 2.5V 至 6V 輸入電源範(fàn)圍非常適合於那些從鋰離子電池或者多節(jié)堿性或鎳電池供電的便攜式設(shè)備。LCD 和 LED 驅(qū)動(dòng)器的工作頻率均為 1.5MHz，因而允許使用纖巧、低成本的電感器和電容器。
上傳時(shí)間： 2013-11-22
上傳用戶：zzbbqq99n
LTM®4616 是一款雙路輸入、雙路輸出 DC/DC μModule™ 穩(wěn)壓器，采用 15mm x 15mm x 2.8mm LGA 表面貼裝型封裝。由於開(kāi)關(guān)控制器、MOSFET、電感器和其他支持元件均被集成在纖巧型封裝之內(nèi)，因此只需少量的外部元件。
標(biāo)簽： uModule DCDC 16A 雙通道
上傳時(shí)間： 2013-10-27
上傳用戶：頂?shù)弥?/p>
一、 概述 1，多功能單片機(jī)開(kāi)發(fā)板，板載資源非常豐富，僅是包括的功能(芯片)有： 步進(jìn)電機(jī)驅(qū)動(dòng)芯片ULN2003、 八路并行AD轉(zhuǎn)換芯片ADC0804、 八路并行DA轉(zhuǎn)換芯片DAC0832、 光電耦合(轉(zhuǎn)換)芯片MOC3063、 八路鎖存器芯片74HC573、 實(shí)時(shí)時(shí)鐘芯片DS1302及備用電池、 IIC總線芯片AT24C02、 串行下載芯片MAX232CPE， 雙向可控硅BTA06-600B、 4*4矩陣鍵盤、 4位獨(dú)立按鍵、 DC5V SONGLE繼電器、 5V蜂鳴器、 八位八段共陰數(shù)碼管 5V穩(wěn)壓集成塊78M05 八路發(fā)光二極管顯示 另還有功能接口(標(biāo)準(zhǔn)配置沒(méi)有芯片但留有接口，可直接連接使用)： 單總線溫度傳感器DS18B2接口、
標(biāo)簽： STC 單片機(jī)開(kāi)發(fā)板 操作手冊(cè)
上傳時(shí)間： 2013-10-10
上傳用戶：mickey008
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
