軟件無線電作為一種新的無線通信概念和體制，近年來隨著3G標準的提出，日益受到國內外相關通信廠商的重視。尤其是基于軟件無線電和智能天線技術的TD-SCDMA作為通信史上第一個“中國標準”，有望扭轉多年來我國移動通信制造業的被動局面，是實現信息產業騰飛的一個絕好機會。軟件無線電使得通信體制具有很好的通用性、靈活性和可配置性，并使系統互聯和升級變得容易。本文以軟件無線電中的FIR濾波器為線索，貫穿了信號重構、多抽樣率信號處理、積分梳狀濾波器等理論分析，重點闡釋了FIR濾波器的設計方法及濾波器的FPGA實現等技術問題。 本文首先針對軟件無線電中的多抽樣率信號處理理論進行了討論和分析。討論了軟件無線電中如何實現整數倍抽取、整數倍內插、分數倍抽樣率變換，并分析了網絡結構的等效變換、多相濾波及積分梳狀濾波器的設計理論。 緊接著重點闡述了軟件無線電中FIR濾波器的設計理論，包括窗函數法、頻率抽樣法及等紋波法。分析了各種設計方法所能達到的性能指標及優缺點，并結合工程實例給出了相關的Matlab程序。并對FIR濾波器結構的選擇及系數字長的確定等問題進行了分析。此外，也介紹了在Matlab進行輔助設計時一些常用函數和命令的用法。 本文選用FPGA來實現中頻軟件無線電，FPGA與參數化ASIC、DSP比較有很多優勢，它不但在功耗、體積、成本方面優于參數化ASIC、DSP，而且處理效率高、現場可編程性能良好。不同于DSP的單流處理方式，FPGA是多流并行處理，這種處理方式使FPGA能完成DSP難以實現的許多功能。在簡單介紹了FPGA的一般原理，以及FPGA設計中的關鍵技術和在信號處理中的設計原則以后，重點介紹了FIR濾波器的FPGA實現方法。提出了分布式算法、加法器網絡法以及分段FIFO等實現方法。最后，提出了一種QuartusII與MATLAB聯合仿真的方法。此方法能夠直觀的檢驗濾波器的濾波效果，提高設計效率。并結合工程實例詳盡的介紹了FIR濾波器的設計開發流程。
上傳時間： 2013-04-24
上傳用戶：gengxiaochao
集成運放線性應用電路分析方法的研究 集成運放線性應用電路分析方法的研究
上傳時間： 2013-06-06
上傳用戶：gxf2016
一些常用的運放電路及分析。國家半導體公司的應用筆記。
上傳時間： 2013-05-28
上傳用戶：YYRR
OrCAD/PSpice9偏壓點和直流掃描分析（歐姆定律）一、學習目的：1、使用電路繪制程序Capture繪制所須要的電路圖2、學習偏壓點分析
上傳時間： 2013-04-24
上傳用戶：xfbs821
應用EDA 技術仿真電子線路分析 摘 要 介紹了電子電路仿真軟件Elect ronicsWo rkbench 在EDA 中的應用, 給出了仿真實
上傳時間： 2013-07-27
上傳用戶：變形金剛
現代通信系統對帶寬和數據速率的要求越來越高，超寬帶(ultra-wideband，UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優點，成為解決企業、家庭、公共場所等高速因特網接入的需求與越來越擁擠的頻率資源分配之間的矛盾的技術手段。 論文主要圍繞兩方面展開分析：一是介紹用于UWB無載波脈沖調制及直接序列碼分多址調制(DS-CDMA)的新型脈沖，即Hermite正交脈沖，并且分析了這種構建UWB多元通信和多用戶通信的系統性能。二是分析了UWB的多帶頻分復用物理層提案(MBOA)的調制技術，并在FPGA上實現了調制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調制系統，獲得高數據速率。調整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調制的接收機需要M/2個相關器，遠比M元正交調制所需的相關器數量少。誤碼率一定時，維數M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動時延的影響，但當抖動時延范圍小于0.02ns時，其影響較為不明顯。本文認為1～8階的Hermite脈沖皆可用，可構成16元雙正交系統。 正交Hermite脈沖集也可以構造UWB多用戶系統。各用戶的信息用不同的Hermite脈沖同時傳輸，其多用戶的誤比特率上限低于高斯單脈沖構成的PPM多用戶系統的誤比特率，所以其系統性能更優。正交Hermite脈沖還可以用于UWB的DS-CDMA調制，在8個脈沖可用的情況下，最多可容64個用戶同時通信。 基于MBOA提出的UWB物理層協議，本文用Verilog硬件語言實現了調制與解調結構，并用Modelsim做了時序驗證。用Verilog編程實現的輸出數據與Matlab生成的UWB建模的輸出結果一致。為了達到UWBMB-OFDM系統的FFT處理器的要求，一個混和基多通道流水線的FFT算法結構被提出。其有效的實現方法也被提出。這種結構采用多通道以獲得高的數據吞吐量。此外，它用于存儲和復數乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復數乘法器的數量。在132MHz的工作頻率下，整個128點FFT變換在此結構模式下只需要242.4ns,滿足了MBOA的要求。
上傳時間： 2013-07-29
上傳用戶：TI初學者
隨著ASIC設計規模的增長，功能驗證已成為整個開發周期的瓶頸。傳統的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應用的要求，基于FPGA組的原型驗證方法能有效縮短系統的開發周期，可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設計規模的增長，單芯片已無法容納整個設計，所以常常需要對設計進行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統的可配置互連結構和ASIC邏輯分割算法進行了深入的研究，提出了FPGA陣列的非對稱可配置互連結構。與現有的對稱互連結構相比，該結構能提供更多的互連通道，可實現對I/O數量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進行了較深入的研究。針對現有的兩類分割算法存在的不足，提出并實現了基于設計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導邏輯分割過程，避免了設計分割過程的盲目性，簡化了邏輯分割過程。 本文還對并行邏輯分割方法進行了研究，提出了兩種基于不同任務分配策略的并行分割算法，并對其進行了模擬和性能分析；驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。 最后基于改進的芯片互連結構，使用原型系統驗證方法對某一大規模ASIC設計進行了邏輯分割和功能驗證。實驗結果表明，使用改進后的FPGA陣列互連結構可以更方便和快捷地實現ASIC設計的分割和驗證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗證過程提供更好的支持，滿足現在和將來大規模ASIC邏輯驗證的需求。
上傳時間： 2013-06-12
上傳用戶：極客
相位激光測距是一種高精度的距離測量技術，隨著電子器件和信號處理技術的發展，這種測距技術在軍用和民用領域必將得到更為廣泛的研究和應用。本文介紹了一種基于FPGA嵌入式技術的相位激光測距系統，該系統采用先進的FPGA技術，實現了調制信號產生、信息控制與處理三個模塊的整合，解決了傳統相位激光測距所難以克服的弱點。 文中闡述了激光測距和調制信號源的基本原理，分析了影響測距精度的因素，指出應用DDS技術可以實現寬帶、高精度的調制信號輸出，說明了引起DDS輸出信號雜散的原因和解決的辦法。分析了應用FFT運算實現信號相位提取的基本原理及設計方法，采用這種檢相技術，可以極大地提高測相精度與靈敏度。提出了基于FPGA嵌入式系統的相位式激光測距機的整體設計，并就各部分進行了詳細的分析與設計。介紹了激光測距系統的外圍電路和基于QuartusⅡ集成軟件平臺的部分硬件電路的設計，并對其中的設計進行了仿真和驗證，總結提出了對系統今后的進一步改進和完善的思路。
上傳時間： 2013-06-28
上傳用戶：cc111
本文研究了在復雜背景下紅外圖像的背景和噪聲抑制算法，并且完成了硬件實現，主要包括以下內容： 1.通過對實際紅外圖像的背景和噪聲特性的研究分析，設計改進了一種基于加權廣義次序統計濾波器的背景抑制的算法。紅外圖像的噪聲通常為脈沖噪聲，具有高頻特性；而紅外圖像的背景變換比較緩慢，其頻譜成分多集中在低頻區域，所以本文在對圖像特性分析的基礎上，設計改進了基于加權廣義次序統計濾波器的背景抑制的算法。在對采集的起伏背景紅外圖像進行背景抑制后，用全局門限可以有效的分割出目標信息，輸出包含目標信息的二值化圖像，為后續處理提供數據。但是出于更復雜背景條件下算法有效性的目的，深入討論了局部自適應門限分割算法的設計。 2.在實時信號處理系統中，底層的圖像預處理算法目前難以用軟件實現；但是其運算結構相對比較簡單，適于用FPGA進行硬件實現。本文對算法的FPGA設計作了較為深入地研究，同時介紹了算法的VHDL實現，利用模塊化的優點對算法分模塊設計，對各個模塊的實現作了詳細介紹。 3.完成了紅外成像制導系統的預處理部分硬件電路設計，對FPGA中預處理算法的處理結果進行了驗證。通過算法在硬件上的實現，證明了算法的有效性。
上傳時間： 2013-07-02
上傳用戶：釣鰲牧馬
全數字調制解調技術具有多速率、多制式、智能性等特點，這極大的提高了通信系統的靈活性和通用性，符合未來通信技術發展的方向。 本文從如下幾個方面對全數字調制解調器進行了深入系統研究：1，在介紹全數字調制解調器的發展現狀和研究QPSK通信調制解調方式的基礎上，依據軟件定性仿真分析了QPSK正交調制解調系統，設計出了滿足系統要求的實現電路框圖并選定了芯片；2，在完成了基于FPGA芯片實現QPSK調制解調的算法方案設計基礎上，利用VHDL語言完成了芯片程序的設計，并對其進行了調試和功能仿真；3，利用設計出的調制解調器與選定的AD、DA、正交調制解調芯片，完成了QPSK通信系統的硬件電路的設計并完成了調制電路的研制；4，完成電路的信息速率大于300Kbps，產生的中頻信號中心頻率70MHz，帶寬500KHz，滿足系統設計要求，由于時間關系解調電路仍在調試中。 本文基于FPGA實現的QPSK數字調制解調器具有體積小、集成度高和軟件可升級等優點，這為設計高集成和高靈活性的通信系統提供了技術基礎。
上傳時間： 2013-07-08
上傳用戶：xinshou123456
