亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

保護(hù)(hù)芯片

  • 基于XC2S300E芯片的高級加密標(biāo)準(zhǔn)算法的FPGA設(shè)計(jì)

    加密算法一直在信息安全領(lǐng)域起著無可替代的作用,它直接影響著國家的未來和發(fā)展.隨著密碼分析水平、芯片處理能力和計(jì)算技術(shù)的不斷進(jìn)步,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)算法及其變形的安全強(qiáng)度已經(jīng)難以適應(yīng)新的安全需要,其實(shí)現(xiàn)速度、代碼大小和跨平臺性均難以繼續(xù)滿足新的應(yīng)用需求.在未來的20年內(nèi),高級加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).高級加密標(biāo)準(zhǔn)算法是采用對稱密鑰密碼實(shí)現(xiàn)的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計(jì)算環(huán)境的適應(yīng)性強(qiáng),性能穩(wěn)定,密鑰建立時(shí)間優(yōu)良,密鑰靈活性強(qiáng).存儲需求量低,即使在空間有限的環(huán)境使用也具備良好的性能.在分析高級加密標(biāo)準(zhǔn)算法原理的基礎(chǔ)上,描述了圈變換及密鑰擴(kuò)展的詳細(xì)編制原理,用硬件描述語言(VHDL)描述了該算法的整體結(jié)構(gòu)和算法流程.詳細(xì)論述了分組密碼的兩種運(yùn)算模式(反饋模式和非反饋模式)下算法多種體系結(jié)構(gòu)的實(shí)現(xiàn)原理,重點(diǎn)論述了基本體系結(jié)構(gòu)、循環(huán)展開結(jié)構(gòu)、內(nèi)部流水線結(jié)構(gòu)、外部流水線結(jié)構(gòu)、混合流水線結(jié)構(gòu)及資源共享結(jié)構(gòu)等.最后在XILINX公司XC2S300E芯片的基礎(chǔ)上,采用自頂向下設(shè)計(jì)思想,論述了高級加密標(biāo)準(zhǔn)算法的FPGA設(shè)計(jì)方法,提出了具體模塊劃分方法并對各個(gè)模塊的實(shí)現(xiàn)進(jìn)行了詳細(xì)論述.圈變換采用內(nèi)部流水線結(jié)構(gòu),多個(gè)圈變換采用資源共享結(jié)構(gòu),密鑰調(diào)度與加密運(yùn)算并行執(zhí)行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應(yīng)性.

    標(biāo)簽: S300 300E FPGA 300

    上傳時(shí)間: 2013-06-20

    上傳用戶:fairy0212

  • flash芯片

    本文檔主要描述一種flash資料,比較完整,有助于使用該芯片的開發(fā)者

    標(biāo)簽: flash 芯片

    上傳時(shí)間: 2013-06-07

    上傳用戶:1043041441

  • AD6525芯片參考設(shè)計(jì)電路原理圖

    基帶芯片AD6525的應(yīng)用電路。在05年之前的手機(jī)中應(yīng)用非常廣泛,配合AD652x的幾款芯片便可完成手機(jī)信號處理中的大部分功能。

    標(biāo)簽: 6525 AD 芯片 參考設(shè)計(jì)

    上傳時(shí)間: 2013-04-24

    上傳用戶:guanliya

  • LED顯示屏單元板芯片介紹

    LED顯示屏單元板芯片介紹 IC的管腳功能 IC芯片分別:74HC245、74HC595、74HC138、74HC04、4953。各IC管腳功能如下: A: 74HC245功能是放大及緩沖。各引腳如圖 20 和1接電源(+5V) 19腳和10腳接電源地(GND)

    標(biāo)簽: LED 顯示屏 單元板 芯片介紹

    上傳時(shí)間: 2013-05-17

    上傳用戶:小楊高1

  • MDK注冊機(jī)(mdk4.13)保用到2022年

    最新MDK注冊機(jī)(mdk4.13)保用到2022年

    標(biāo)簽: 4.13 2022 MDK mdk

    上傳時(shí)間: 2013-05-18

    上傳用戶:gzming

  • ISD4004-16M語音芯片的循環(huán)錄放電路設(shè)計(jì)

    針對ISD 語音芯片的特點(diǎn), 設(shè)計(jì)一種由單片機(jī)控制, 能夠循環(huán)錄放的語音電路,可作為錄音機(jī)、復(fù)讀機(jī)、音頻記錄儀使用, 既節(jié)省存儲空間, 又降低成本, 具有較高的實(shí)用價(jià)值。

    標(biāo)簽: 4004 ISD 16 語音芯片

    上傳時(shí)間: 2013-06-24

    上傳用戶:yiwen213

  • Altera FPGA芯片的封裝尺寸選擇指南

    Altera FPGA芯片的封裝尺寸選擇指南

    標(biāo)簽: Altera FPGA 芯片 封裝尺寸

    上傳時(shí)間: 2013-06-04

    上傳用戶:edisonfather

  • 基于DSPFPGA的H264AVC實(shí)時(shí)編碼器

    H.264/AVC是ITU-T和ISO聯(lián)合推出的新標(biāo)準(zhǔn),采用了近幾年視頻編碼方面的先進(jìn)技術(shù),以較高編碼效率和網(wǎng)絡(luò)友好性成為新一代國際視頻編碼標(biāo)準(zhǔn)。 本文以實(shí)現(xiàn)D1格式的H.264/AVC實(shí)時(shí)編碼器為目標(biāo),作者負(fù)責(zé)系統(tǒng)架構(gòu)設(shè)計(jì),軟硬件劃分以及部分模塊的硬件算法設(shè)計(jì)與實(shí)現(xiàn)。通過對H.264/AVC編碼器中主要模塊的算法復(fù)雜度的評估,算法特點(diǎn)的分析,同時(shí)考慮到編碼器系統(tǒng)的可伸縮性,可擴(kuò)展性,本文采用了DSP+FPGA的系統(tǒng)架構(gòu)。DSP充當(dāng)核心處理器,而FPGA作為協(xié)處理器,針對編碼器中最復(fù)雜耗時(shí)的模塊一運(yùn)動估計(jì)模塊,設(shè)計(jì)相應(yīng)的硬件加速引擎,以提供編碼器所需要的實(shí)時(shí)性能。 H.264/AVC仍基于以前視頻編碼標(biāo)準(zhǔn)的運(yùn)動補(bǔ)償混合編碼方案,其中一個(gè)主要的不同在于幀間預(yù)測采用了可變塊尺寸的運(yùn)動估計(jì),同時(shí)運(yùn)動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用,以及更加精確的亞像素位置的預(yù)測,可以改善運(yùn)動補(bǔ)償精度,提高圖像質(zhì)量和編碼效率,但同時(shí)也大大增加了編碼器的復(fù)雜度,因此需要設(shè)計(jì)專門的硬件加速引擎。 本文給出了1/4像素精度的運(yùn)動估計(jì)基于FPGA的硬件算法設(shè)計(jì)與實(shí)現(xiàn),包括整像素搜索,像素插值,亞像素(1/2,1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設(shè)計(jì)中,將多處理器技術(shù)和流水線技術(shù)相結(jié)合,提供高性能的并行計(jì)算能力,同時(shí),采用合理的存儲器組織結(jié)構(gòu)以提供高數(shù)據(jù)吞吐量,滿足運(yùn)算的帶寬要求,并使編碼器具有較好的可伸縮性。最后,在Modelsim環(huán)境下建立測試平臺,完成了對整個(gè)設(shè)計(jì)的RTL級的仿真驗(yàn)證,并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進(jìn)行優(yōu)化,從而使工作頻率最終達(dá)到134MHz,分析數(shù)據(jù)表明該模塊能夠滿足編碼器的實(shí)時(shí)性要求。

    標(biāo)簽: DSPFPGA H264 264 AVC

    上傳時(shí)間: 2013-07-24

    上傳用戶:sn2080395

  • 基于ISD4004芯片的語音錄放設(shè)計(jì)

    基于ISD4004芯片的語音錄放設(shè)計(jì),內(nèi)含詳細(xì)說明,程序代碼。

    標(biāo)簽: 4004 ISD 芯片 語音錄放

    上傳時(shí)間: 2013-06-29

    上傳用戶:hakim

  • 高清視頻編解碼系統(tǒng)控制模塊設(shè)計(jì)

    在航空航天,遙感測量,安全防衛(wèi)以及家用影視娛樂等領(lǐng)域,要求能及時(shí)保存高清晰度的視頻信號供后期分析、處理、研究和欣賞。因此,研究一套處理速度快,性能可靠,使用方便,符合行業(yè)相關(guān)規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。 本文首先介紹了高清視頻的發(fā)展歷史。并就當(dāng)前相關(guān)領(lǐng)域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設(shè)計(jì)思路,提出了可行的系統(tǒng)設(shè)計(jì)方案。基于H.264的高清視頻編碼系統(tǒng)對處理器的要求非常高,一般的DSP和通用處理器難以達(dá)到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51,實(shí)時(shí)編解碼分辨率達(dá)到1080p的高清視頻。芯片具有壓縮率高,功耗低,體積小等優(yōu)點(diǎn)。系統(tǒng)的控制設(shè)備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負(fù)責(zé)視頻輸入輸出,碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機(jī)交互的控制器,向系統(tǒng)使用者提供操作界面,并與主控FPGA相連。方案實(shí)現(xiàn)了高清視頻的輸入,實(shí)時(shí)編碼和碼流存儲輸出等功能于一體,能夠編碼1080p的高清視頻并存儲在硬盤中。系統(tǒng)開發(fā)的工作難點(diǎn)在于FPGA的程序設(shè)計(jì)與調(diào)試工作。其次,詳細(xì)介紹了FPGA在系統(tǒng)中的功能實(shí)現(xiàn),使用的方法和程序設(shè)計(jì)。使用VHDL語言編程實(shí)現(xiàn)I2C總線接口和接口控制功能,利用stratix系列FPGA內(nèi)置的M4K快速存儲單元實(shí)現(xiàn)128K的命令存儲ROM,并對設(shè)計(jì)元件模塊化,方便今后的功能擴(kuò)展。編程實(shí)現(xiàn)了PIO模式的硬盤讀寫和SDRAM接口控制功能,實(shí)現(xiàn)高速的數(shù)據(jù)存儲功能。利用時(shí)序狀態(tài)機(jī)編程實(shí)現(xiàn)主芯片編解碼控制功能,完成編解碼命令的發(fā)送和狀態(tài)讀取,并對設(shè)計(jì)思路,調(diào)試結(jié)果和FPGA資源使用情況進(jìn)行分析。著重介紹設(shè)計(jì)中用到的最新芯片及其工作方式,分析設(shè)計(jì)過程中使用的最新技術(shù)和方法。有很強(qiáng)的實(shí)用價(jià)值。最后,論文對系統(tǒng)就不同的使用情況提出了可供改進(jìn)的方案,并對與高清視頻相關(guān)的關(guān)鍵技術(shù)作了分析和展望。

    標(biāo)簽: 高清視頻 編解碼 系統(tǒng)控制 模塊設(shè)計(jì)

    上傳時(shí)間: 2013-07-26

    上傳用戶:shanml

主站蜘蛛池模板: 疏勒县| 株洲市| 同德县| 兴义市| 长春市| 湛江市| 黄骅市| 揭西县| 宜都市| 大化| 会宁县| 娱乐| 镇坪县| 邵武市| 乐都县| 乃东县| 营口市| 洱源县| 博客| 阜宁县| 珠海市| 临猗县| 仙游县| 墨竹工卡县| 永康市| 澄迈县| 县级市| 洛阳市| 昌宁县| 西峡县| 东安县| 磐安县| 谢通门县| 邵阳县| 四会市| 察哈| 周口市| 揭东县| 化隆| 彭阳县| 屏南县|