我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-21
上傳用戶：jjq719719
今天，電視機與視訊轉換盒應用中的大多數調諧器采用的都是傳統單變換MOPLL概念。這種調諧器既能處理模擬電視訊號也能處理數字電視訊號，或是同時處理這兩種電視訊號(即所謂的混合調諧器)。在設計這種調諧器時需考慮的關鍵因素包括低成本、低功耗、小尺寸以及對外部組件的選擇。本文將介紹如何用英飛凌的MOPLL調諧芯片TUA6039-2或其影像版TUA6037實現超低成本調諧器參考設計。這種單芯片ULC調諧器整合了射頻和中頻電路，可工作在5V或3.3V，功耗可降低34%。設計采用一塊單層PCB，進一步降低了系統成本，同時能處理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合訊號，可支持幾乎全球所有地區標準。圖1為采用TUA6039-2/TUA6037設計單變換調諧器架構圖。該調諧器實際上不僅是一個射頻調諧器，也是一個half NIM，因為它包括了中頻模塊。射頻輸入訊號透過一個簡單的高通濾波器加上中頻與民間頻段(CB)陷波器的組合電路進行分離。該設計沒有采用PIN二極管進行頻段切換，而是采用一個非常簡單的三工電路進行頻段切換。天線阻抗透過高感抗耦合電路變換至已調諧的輸入電路。然后透過英飛凌的高增益半偏置MOSFET BF5030W對預選訊號進行放大。BG5120K雙MOSFET可以用于兩個VHF頻段。在接下來的調諧后帶通濾波器電路中，則進行信道選擇和鄰道與影像頻率等多余訊號的抑制。前級追蹤陷波器和帶通濾波器的容性影像頻率補償電路就是專門用來抑制影像頻率。
上傳時間： 2013-11-21
上傳用戶：時代將軍
共模干擾和差模干擾是電子、 電氣產品上重要的干擾之一，它們 可以對周圍產品的穩定性產生嚴重 的影響。在對某些電子、電氣產品 進行電磁兼容性設計和測試的過程 中，由于對各種電磁干擾采取的抑 制措施不當而造成產品在進行電磁 兼容檢測時部分測試項目超標或通 不過EMC 測試，從而造成了大量人 力、財力的浪費。為了掌握電磁干 擾抑制技術的一些特點，正確理解 一些概念是十分必要的。共模干擾 和差模干擾的概念就是這樣一種重 要概念。正確理解和區分共模和差 模干擾對于電子、電氣產品在設計 過程中采取相應的抗干擾技術十分 重要，也有利于提高產品的電磁兼 容性。
上傳時間： 2013-11-05
上傳用戶：410805624
針對幀差分法易產生空洞以及背景減法不能檢測出與背景灰度接近的目標的問題，提出了一種將背景減和幀差法相結合的運動目標檢測算法。首先利用連續兩幀圖像進行背景減法得到兩種差分圖像，并用最大類間與類內方差比法得到合適的閾值將這兩種差分圖像二值化，然后將得到的兩種二值化圖像進行或運算，最后利用圖像形態學濾波得到準確的運動目標。實驗結果表明，該算法簡單、易實現、實時性強
上傳時間： 2013-10-08
上傳用戶：yqs138168
設計了基于CPLD的低功耗溫度存儲式測試系統；運用鎢錸熱電偶溫度傳感器匹配先進的電源管理模塊，并結合動態存儲測試技術，能夠應用于環境條件比較差的惡劣環境中，在可靠可信、微功耗的基礎上能得到較好的實驗數據。
上傳時間： 2013-11-02
上傳用戶：huyiming139
以SPI總線技術為基礎，用微控制器S3C2450X和電平轉換芯片MAX3088設計了一個RS-422接口電路，將SPI單端非平衡傳輸信號轉換為RS-422差分信號。在保證SPI同步傳輸的高效性和高速性的同時，還增強了信號的抗干擾能力。 主要使用9 個信號主機輸入G從機輸出C 主機輸出從機輸入 串行時鐘C 或外設片選或從機選擇信號由從機在主機的控制下產生信號用于禁止或使能外設的收發功能為高電平時\" 禁止外設接收和發送數據為低電平時\" 允許外設接收和發送數據! 圖1 所示是微處理器通過與外設連接的示意圖!
上傳時間： 2014-03-21
上傳用戶：lizhen9880
玩法: 一開始先下數字 下完25個數字後 再開始圈選數字 先達到5條連線者獲勝 在下數字跟選數字時 按滑鼠右鍵都能無限反悔 當然 電腦部分仍然是兩光兩光的... 還有畫面也是粉差啦...
上傳時間： 2014-01-09
上傳用戶：cazjing
AT89S52是一種低功耗、高性能CMOS8位微控制器，具有8K 在系統可編程Flash 存儲器。使用Atmel 公司高密度非易失性存儲器技術制造
上傳時間： 2015-06-01
上傳用戶：小鵬
AT89S52原理圖AT89S52是一種低功耗、高性能CMOS8位微控制器，具有8K 在系統可編程 Flash 存儲器。使用 Atmel 公司高密度非 易失性存儲器技術制造，與工業 80C51 產品指令和引腳完全兼容。片上Flash允許程序儲器在系統可編程，亦適于常規編程器。在單芯片上，擁有靈巧的 8 位 CPU 和在系統可編程Flash，使得 AT89S52為眾多嵌入式控制應用系統提供高靈活、超有效的解決方案。
上傳時間： 2013-12-25
上傳用戶：qwe1234
一篇關于低功耗FPGA的博士論文，主要考慮了設計的可實現性和安全性
上傳時間： 2015-10-10
上傳用戶：zhengzg
