GMSK位同步的Gardner改進(jìn)算法,是IEEE上很好的一篇文章
標(biāo)簽： Gardner GMSK IEEE 位同步
上傳時(shí)間： 2014-01-23
上傳用戶：edisonfather
HART協(xié)議的均衡器設(shè)計(jì) DCT LMS 設(shè)計(jì) + 位同步設(shè)計(jì)，仿真證明了設(shè)計(jì)的有效性
標(biāo)簽： HART DCT LMS 協(xié)議
上傳時(shí)間： 2014-11-27
上傳用戶：894898248
這是超前滯后門在wcdma位同步的應(yīng)用的matlab源代碼，對(duì)16倍升余弦匹配濾波器輸出位同步
標(biāo)簽： matlab wcdma 位同步 源代碼
上傳時(shí)間： 2013-12-17
上傳用戶：851197153
用Gardner算法實(shí)現(xiàn)位同步
標(biāo)簽： 視頻教程
上傳時(shí)間： 2016-03-04
上傳用戶：那那那d
確定SJA1000 CAN控制器的位定時(shí)參數(shù)_SJA1000weidingshi
上傳時(shí)間： 2016-11-24
上傳用戶：test1111
該文檔為FPGA_ASIC-基于早遲門位同步環(huán)的FPGA的實(shí)現(xiàn)概述資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………
上傳時(shí)間： 2021-10-17
上傳用戶：slq1234567890
詳細(xì)講解了同步原理，包括載波同步、位同步、幀同步
標(biāo)簽：
上傳時(shí)間： 2014-01-18
上傳用戶：阿四AIR
同步技術(shù)的相關(guān)資料，里面有幀同步，字同步，位同步的實(shí)現(xiàn)方法
標(biāo)簽： 同步技術(shù)
上傳時(shí)間： 2017-04-26
上傳用戶：yoleeson
這是一個(gè)衡量通信速度的參數(shù)。它表示每秒鐘傳送的bit的個(gè)數(shù)。例如300波特表示每秒鐘發(fā)送300個(gè)bit，當(dāng)我們提到時(shí)鐘周期時(shí)，我們就是指波特率例如如果協(xié)議需要4800波特率，那么時(shí)鐘是4800Hz，這意味著串口通信在數(shù)據(jù)線上的采樣率為4800Hz，通常電話線的波特率為14400，28800和36600，波特率可以遠(yuǎn)遠(yuǎn)大于這些值，但是波特率和距離成反比。串行口每秒發(fā)送或接收數(shù)據(jù)的碼元數(shù)為傳碼，單位為波特，也叫波特率，若發(fā)送或接收一位數(shù)據(jù)所需時(shí)間為T，則波特率為1/T，相應(yīng)的發(fā)送或接收時(shí)鐘為1/T Hz。發(fā)送和接收設(shè)備的波特率應(yīng)一致。位同步是實(shí)現(xiàn)收發(fā)雙方的碼元同步，由數(shù)據(jù)傳輸系統(tǒng)的同步控制電路實(shí)現(xiàn)。發(fā)送端由發(fā)送時(shí)鐘的定時(shí)脈沖對(duì)數(shù)據(jù)序列取樣再生，接收端由接收時(shí)鐘的定時(shí)脈沖對(duì)接收數(shù)據(jù)序列取樣判斷，恢復(fù)原來(lái)的數(shù)據(jù)序列。因此，接收時(shí)鐘和發(fā)送時(shí)鐘必須同頻同相，這是由接收端的定時(shí)提取和鎖相環(huán)電路實(shí)現(xiàn)的。傳碼率與位同步必須同時(shí)滿足。否則，接收設(shè)備接收不到有效信息
上傳時(shí)間： 2022-06-22
上傳用戶：
通信與信息技術(shù)行業(yè)飛速發(fā)展，已成為我國(guó)支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會(huì)對(duì)具備實(shí)際動(dòng)手能力人才的需求也不斷增加，高校通信教學(xué)改革勢(shì)在必行。在最初的通信原理實(shí)驗(yàn)設(shè)備中每個(gè)實(shí)驗(yàn)獨(dú)立占用一塊硬件資源，隨著EDA技術(shù)的發(fā)展，實(shí)驗(yàn)設(shè)備廠商將CPLD/FPGA技術(shù)作為獨(dú)立的一項(xiàng)實(shí)驗(yàn)內(nèi)容，加入到通信原理實(shí)驗(yàn)設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場(chǎng)可編程的優(yōu)勢(shì)，適合高集成度和高速的時(shí)序運(yùn)算。本文總結(jié)現(xiàn)有通信原理實(shí)驗(yàn)設(shè)備的優(yōu)缺點(diǎn)，采用FPGA技術(shù)設(shè)計(jì)出集驗(yàn)證性和設(shè)計(jì)性于一體，具備較高的綜合性和系統(tǒng)性的通信原理實(shí)驗(yàn)系統(tǒng)。 本系統(tǒng)提供了一個(gè)開放性的硬件、軟件平臺(tái)，從培養(yǎng)學(xué)生實(shí)際動(dòng)手能力出發(fā)，利用FPGA在通用的硬件上實(shí)現(xiàn)所有實(shí)驗(yàn)內(nèi)容。學(xué)生在本系統(tǒng)上除了能完成已固化的實(shí)驗(yàn)內(nèi)容，還可以實(shí)現(xiàn)電子設(shè)計(jì)開發(fā)和驗(yàn)證。這對(duì)培養(yǎng)學(xué)生的實(shí)踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型，把基于FPGA的通信原理實(shí)驗(yàn)系統(tǒng)劃分為信號(hào)源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號(hào)源采用DDS技術(shù)，能夠生成非常高的頻率精度，可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器，形成多頻段、多波形的軟件無(wú)線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù)，具備良好的載波跟蹤特性，利用對(duì)載波相位不敏感 的Gardner算法跟蹤位同步信號(hào)。 本文首先介紹了通信原理實(shí)驗(yàn)系統(tǒng)的研究現(xiàn)狀和意義；然后根據(jù)通信系統(tǒng)模型從《通信原理》各個(gè)章節(jié)中提煉出各模塊的實(shí)驗(yàn)內(nèi)容，分別列出各實(shí)驗(yàn)的數(shù)字化實(shí)現(xiàn)模型；繼而根據(jù)各模塊資源需求選取合適FPGA芯片，并給出硬件設(shè)計(jì)方案；最后，給出各模塊在FPGA上具體實(shí)現(xiàn)過程、系統(tǒng)測(cè)試結(jié)果及分析。測(cè)試和實(shí)際運(yùn)行結(jié)果表明設(shè)計(jì)方法正確，且功能和技術(shù)指標(biāo)滿足設(shè)計(jì)要求。 關(guān)鍵詞：通信原理，實(shí)驗(yàn)系統(tǒng)，F(xiàn)PGA，DDS，多體制調(diào)制解調(diào)，全數(shù)字COSTAS環(huán)，位同步
標(biāo)簽： FPGA 通信原理 實(shí)驗(yàn)系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：evil
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
