無(wú)功功率是影響電網(wǎng)穩(wěn)定的一個(gè)重要因素，無(wú)功補(bǔ)償是保證電力系統(tǒng)高效可靠運(yùn)行的有效措施之一，它關(guān)系到整個(gè)電力系統(tǒng)能否安全穩(wěn)定的運(yùn)行。基于國(guó)內(nèi)電力市場(chǎng)的需求現(xiàn)狀，考慮到無(wú)功補(bǔ)償?shù)膶?shí)現(xiàn)條件和經(jīng)濟(jì)適應(yīng)性，研制出了一種基于DSPTMS320LF2407A控制的TSC型低壓動(dòng)態(tài)無(wú)功補(bǔ)償裝置。 本文主要研究了TSC無(wú)功補(bǔ)償?shù)幕驹恚瑹o(wú)功補(bǔ)償?shù)目刂品绞胶驮恚琈ATLAB系統(tǒng)仿真以及控制器的軟、硬件的設(shè)計(jì)。在硬件設(shè)計(jì)方面，由DSPTMS320LF2407A作為主控制器，能夠?qū)崿F(xiàn)自動(dòng)采樣計(jì)算、無(wú)功自動(dòng)調(diào)節(jié)、故障保護(hù)、數(shù)據(jù)存儲(chǔ)等功能，具有比傳統(tǒng)的單片機(jī)控制運(yùn)算速度高，實(shí)時(shí)性好的特點(diǎn)。采用晶閘管控制投切電容器，完全實(shí)現(xiàn)了電容器的快速，無(wú)弧，無(wú)沖擊投切，具有優(yōu)良的性能。在軟件上，采用C語(yǔ)言和匯編語(yǔ)言混合編程。在投切原則上，與常見的功率因數(shù)控制方案相比較，采用無(wú)功功率和功率因數(shù)相結(jié)合控制方式，避免了輕載投切振蕩，使無(wú)功調(diào)節(jié)更為合理。 為了實(shí)現(xiàn)裝置應(yīng)具有的功能，本文設(shè)計(jì)并制作了較為完整的控制電路及其外圍設(shè)備的硬件電路。文中設(shè)計(jì)編寫了整個(gè)控制系統(tǒng)的控制程序，給出了控制軟件的結(jié)構(gòu)框圖。結(jié)果表明本裝置軟硬件設(shè)計(jì)合理，控制方法可行，系統(tǒng)運(yùn)行可靠，達(dá)到了預(yù)期的目的。
標(biāo)簽： DSP TSC 動(dòng)態(tài)
上傳時(shí)間： 2013-07-05
上傳用戶：fff4444
21世紀(jì)，人類面臨著實(shí)現(xiàn)經(jīng)濟(jì)和社會(huì)可持續(xù)發(fā)展的重大挑戰(zhàn)，能源問(wèn)題越來(lái)越突出，太陽(yáng)能等可再生能源逐漸成為人類關(guān)注的焦點(diǎn)。時(shí)至今日，人類對(duì)光伏系統(tǒng)的研究越來(lái)越深入廣泛，但在光伏系統(tǒng)的研發(fā)過(guò)程中，太陽(yáng)能電池由于受日照強(qiáng)度、環(huán)境溫度影響較大，導(dǎo)致實(shí)驗(yàn)成本過(guò)高，研發(fā)周期變長(zhǎng)。太陽(yáng)能電池陣列模擬器便能較好地解決這一問(wèn)題。 @@ 本文首先對(duì)比了模擬式太陽(yáng)能電池模擬器和數(shù)字式太陽(yáng)能電池模擬器的優(yōu)缺點(diǎn)，選取了數(shù)字式太陽(yáng)能電池陣列模擬器作為研究對(duì)象，并對(duì)研究太陽(yáng)能電池陣列模擬器的實(shí)際意義作了闡述。隨后描述了太陽(yáng)能電池的輸出特性，討論了適合工程計(jì)算的太陽(yáng)能電池陣列數(shù)學(xué)物理模型。 @@ 本文研究的太陽(yáng)能電池陣列模擬器由功率電路和控制電路兩部分組成。功率電路選取了半橋型DC/DC電路作為主電路拓?fù)洌瑢?duì)其工作過(guò)程進(jìn)行了分析，并對(duì)各部分電路進(jìn)行了設(shè)計(jì)。然后設(shè)計(jì)了電壓電流雙閉環(huán)調(diào)節(jié)器，在此基礎(chǔ)之上用PSIM仿真軟件對(duì)所設(shè)計(jì)的太陽(yáng)能電池陣列模擬器進(jìn)行了仿真，包括靜態(tài)工作點(diǎn)的仿真以及動(dòng)態(tài)響應(yīng)速度的仿真，通過(guò)仿真驗(yàn)證了模擬器能夠達(dá)到所要求指標(biāo)。 @@ 控制電路板是整個(gè)模擬器的核心控制部分，通過(guò)控制運(yùn)算提供輸出電壓的參考值，進(jìn)而提供控制功率管開通關(guān)斷的PWM信號(hào)。本文選取了microchip公司的dsPIC30F2023作為主控制芯片，分析了該型號(hào)微處理芯片的性能特點(diǎn)，介紹了模擬信號(hào)采樣電路、232通訊電路、人機(jī)交互界面電路等外圍電路的硬件設(shè)計(jì)，調(diào)節(jié)器采用了數(shù)字PID控制。 @@ 在MPLAB集成開發(fā)環(huán)境中進(jìn)行了軟件方案的設(shè)計(jì)，主要包括主程序、生成PWM程序、AD采樣、故障處理、人機(jī)交互程序等，介紹了各個(gè)模塊的程序流程。 @@ 軟硬件系統(tǒng)設(shè)計(jì)完成后，最終實(shí)現(xiàn)了太陽(yáng)能電池陣列模擬器，可以為光伏系統(tǒng)的研究提供一個(gè)良好的實(shí)驗(yàn)平臺(tái)。 @@關(guān)鍵詞：太陽(yáng)能電池陣列模擬器；半橋型DC/DC變換器；dsPIC30F2023
標(biāo)簽： 太陽(yáng)能電池 陣列 模擬
上傳時(shí)間： 2013-07-28
上傳用戶：cceezzpp
低電壓輸入高電壓輸出的直流變換器被廣泛地應(yīng)用在太陽(yáng)能光伏發(fā)電系統(tǒng)、風(fēng)能發(fā)電系統(tǒng)、燃料電池系統(tǒng)、車載逆變器電源等電力電子裝置中。隨著電力電子技術(shù)的發(fā)展，對(duì)該類型的變換器也提出了更高的要求。 本文主要針對(duì)中小功率的升壓變換器，對(duì)串聯(lián)諧振軟開關(guān)推挽電路進(jìn)行了研究分析及實(shí)驗(yàn)。 文章首先對(duì)理想工作條件下的串聯(lián)諧振軟開關(guān)推挽電路進(jìn)行理論、仿真分析，并通過(guò)實(shí)驗(yàn)驗(yàn)證了電路損耗小、效率高的特性。三種不同的控制方案：導(dǎo)通時(shí)間固定、關(guān)斷時(shí)間變化的PFM調(diào)制方式，導(dǎo)通時(shí)間變化、關(guān)斷時(shí)間固定的PFM調(diào)制方式，PWM調(diào)制方式，被分別應(yīng)用到電路中。通過(guò)理論、仿真以及實(shí)驗(yàn)研究，比較分析了三種控制方案的優(yōu)缺點(diǎn)，特別是對(duì)軟開關(guān)特性、輸出電壓調(diào)節(jié)及適用范圍等問(wèn)題做了細(xì)致分析。文章還對(duì)應(yīng)用在串聯(lián)諧振軟開關(guān)推挽電路中的變壓器作了一定研究分析。根據(jù)變壓器的機(jī)理，對(duì)該電路中特有變壓器的高變比問(wèn)題和漏感問(wèn)題展開分析，并提出工藝和設(shè)計(jì)原理上的相應(yīng)的解決方案。 為進(jìn)一步實(shí)現(xiàn)能量的高效轉(zhuǎn)換，提出了基于雙變壓器結(jié)構(gòu)拓?fù)涞拇?lián)諧振軟開關(guān)推挽電路，并進(jìn)行了有關(guān)理論分析、仿真和實(shí)驗(yàn)研究。同單變壓器電路相比，該電路具有開關(guān)損耗小、變壓器損耗小、效率更高的優(yōu)點(diǎn)，實(shí)驗(yàn)結(jié)果充分驗(yàn)證了以上結(jié)論。
標(biāo)簽： 串聯(lián)諧振 軟開關(guān) 推挽電路
上傳時(shí)間： 2013-04-24
上傳用戶：關(guān)外河山
現(xiàn)場(chǎng)可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬(wàn)門至上千萬(wàn)門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類電子和車用電子類等領(lǐng)域，但國(guó)內(nèi)市場(chǎng)基本上是國(guó)外品牌的天下。 在高密度FPGA中，芯片上時(shí)鐘分布質(zhì)量變的越來(lái)越重要，時(shí)鐘延遲和時(shí)鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時(shí)鐘延遲，減小時(shí)鐘偏差，主要有利用延時(shí)鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設(shè)計(jì)和模擬設(shè)計(jì)。雖然用模擬的方法實(shí)現(xiàn)的DLL所占用的芯片面積更小，輸出時(shí)鐘的精度更高，但從功耗、鎖定時(shí)間、設(shè)計(jì)難易程度以及可復(fù)用性等多方面考慮，我們更愿意采用數(shù)字的方法來(lái)實(shí)現(xiàn)。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎(chǔ)，對(duì)全數(shù)字延時(shí)鎖相環(huán)(DLL)電路進(jìn)行分析研究和設(shè)計(jì)，在此基礎(chǔ)上設(shè)計(jì)出具有自主知識(shí)產(chǎn)權(quán)的模塊電路。 本文作者在一年多的時(shí)間里，從對(duì)電路整體功能分析、邏輯電路設(shè)計(jì)、晶體管級(jí)電路設(shè)計(jì)和仿真以及最后對(duì)設(shè)計(jì)好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過(guò)比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設(shè)計(jì)出了符合指標(biāo)要求的全數(shù)字DLL模塊電路，為開發(fā)自我知識(shí)產(chǎn)權(quán)的FPGA奠定了堅(jiān)實(shí)的基礎(chǔ)。 本文先簡(jiǎn)要介紹FPGA及其時(shí)鐘管理技術(shù)的發(fā)展，然后深入分析對(duì)比了DLL和PLL兩種時(shí)鐘管理方法的優(yōu)劣。接著詳細(xì)論述了DLL模塊及各部分電路的工作原理和電路的設(shè)計(jì)考慮，給出了全數(shù)字DLL整體架構(gòu)設(shè)計(jì)。最后對(duì)DLL整體電路進(jìn)行整體仿真分析，驗(yàn)證電路功能，得出應(yīng)用參數(shù)。在設(shè)計(jì)中，用Verilog-XL對(duì)部分電路進(jìn)行數(shù)字仿真，Spectre對(duì)進(jìn)行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設(shè)計(jì)采用TSMC0.18μmCMOS工藝庫(kù)建模，設(shè)計(jì)出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動(dòng)時(shí)間為28ps，在輸入100MHz時(shí)鐘時(shí)的功耗為200MW，達(dá)到了國(guó)外同類產(chǎn)品的相應(yīng)指標(biāo)。最后完成了輸出電路設(shè)計(jì)，可以實(shí)現(xiàn)時(shí)鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時(shí)鐘分頻等時(shí)鐘頻率合成功能。
標(biāo)簽： FPGA 全數(shù)字 延時(shí)
上傳時(shí)間： 2013-06-10
上傳用戶：yd19890720
本文對(duì)于全并行Viterbi譯碼器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究，并最終將用FPGA實(shí)現(xiàn)的譯碼器嵌入到某數(shù)字通信系統(tǒng)之中。 首先介紹了卷積碼及Viterbi譯碼算法的基本原理，并對(duì)卷積碼的糾錯(cuò)性能進(jìn)行了理論分析。接著介紹了Viterbi譯碼器各個(gè)模塊實(shí)現(xiàn)的一些經(jīng)典算法，對(duì)這些算法的硬件結(jié)構(gòu)設(shè)計(jì)進(jìn)行優(yōu)化并利用FPGA實(shí)現(xiàn)，而后在QuartusⅡ平臺(tái)上對(duì)各模塊的實(shí)現(xiàn)進(jìn)行仿真以及在Matlab平臺(tái)上對(duì)結(jié)果進(jìn)行驗(yàn)證。最后給出Viterbi譯碼模塊應(yīng)用在實(shí)際系統(tǒng)上的誤碼率測(cè)試性能結(jié)果。 測(cè)試結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了工程標(biāo)準(zhǔn)的要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，同時(shí)所設(shè)計(jì)的基于FPGA實(shí)現(xiàn)的全并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膽?yīng)用場(chǎng)合。
上傳時(shí)間： 2013-07-30
上傳用戶：13913148949
本論文采用TOP-DOWN設(shè)計(jì)方法對(duì)PCI總線接口控制器的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究,對(duì)PCI總線協(xié)議做了比較深刻的理解和分析.本論文以PCI總線接口控制器的設(shè)計(jì)和實(shí)現(xiàn)為線索,闡述了PCI總線接口控制器設(shè)計(jì)、仿真及綜合、驗(yàn)證的各個(gè)步驟,以及PCI板卡驅(qū)動(dòng)程序的編寫和調(diào)試.作為PCI接口控制器下一步發(fā)展的前瞻性研究,還介紹PCI接口控制器DMA傳輸方式的實(shí)現(xiàn)思路及功能模塊劃分.在本論文的研究中,重點(diǎn)分析了PCI總線接口控制器的設(shè)計(jì)、對(duì)PCI總線協(xié)議的分析理解是進(jìn)行PCI總線接口控制器設(shè)計(jì)的前提,而對(duì)PCI總線接口控制器的功能分析和結(jié)構(gòu)劃分是設(shè)計(jì)的關(guān)鍵.本論文在對(duì)PCI總線接口控制器的功能分析和結(jié)構(gòu)分析的基礎(chǔ)上,對(duì)PCI總線接口控制器的整體設(shè)計(jì)和子模塊的劃分和實(shí)現(xiàn)進(jìn)行了詳細(xì)的分析闡述.通過(guò)本論文的研究,完成了PCI總線接口控制器的設(shè)計(jì),并且通過(guò)編寫測(cè)試激勵(lì)程序完成了功能仿真,以及布局布線后的時(shí)序仿真,并設(shè)計(jì)了PCB實(shí)驗(yàn)板進(jìn)行了測(cè)試,證明所實(shí)現(xiàn)的PCI接口控制器完成了要求的功能.
上傳時(shí)間： 2013-04-24
上傳用戶：stvnash
由于信道中存在干擾,數(shù)字信號(hào)在信道中傳輸?shù)倪^(guò)程中會(huì)產(chǎn)生誤碼.為了提高通信質(zhì)量,保證通信的正確性和可靠性,通常采用差錯(cuò)控制的方法來(lái)糾正傳輸過(guò)程中的錯(cuò)誤.本文的目的就是研究如何通過(guò)差錯(cuò)控制的方法以提高通信質(zhì)量,保證傳輸?shù)恼_性和可靠性.重點(diǎn)研究一種信道編解碼的算法和邏輯電路的實(shí)現(xiàn)方法,并在硬件上驗(yàn)證,利用碼流傳輸?shù)臏y(cè)試方法,對(duì)設(shè)計(jì)進(jìn)行測(cè)試.在以上的研究基礎(chǔ)之上,橫向擴(kuò)展和課題相關(guān)問(wèn)題的研究,包括FPGA實(shí)現(xiàn)和高速硬件電路設(shè)計(jì)等方面的研究. 糾錯(cuò)碼技術(shù)是一種通過(guò)增加一定的冗余信息來(lái)提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯(cuò)碼,在線性分組碼中,它具有最強(qiáng)的糾錯(cuò)能力,既能糾正隨機(jī)錯(cuò)誤,也能糾正突發(fā)錯(cuò)誤.在深空通信,移動(dòng)通信以及數(shù)字視頻廣播等系統(tǒng)中具有廣泛的應(yīng)用,隨著RS編碼和解碼算法的改進(jìn)和相關(guān)的硬件實(shí)現(xiàn)技術(shù)的發(fā)展,RS碼在實(shí)際中的應(yīng)用也將更加廣泛. 在研究中,對(duì)所研究的問(wèn)題進(jìn)行分解,集中精力研究課題中的重點(diǎn)和難點(diǎn),在各個(gè)模塊成功實(shí)現(xiàn)的基礎(chǔ)上,成功的進(jìn)行系統(tǒng)組合,協(xié)調(diào)各個(gè)模塊穩(wěn)定的工作. 在本文中的EDA設(shè)計(jì)中,使用了自頂向下的設(shè)計(jì)方法,編解碼算法每一個(gè)子模塊分開進(jìn)行設(shè)計(jì),最后在頂層進(jìn)行元件例化,正確實(shí)現(xiàn)了編碼和解碼的功能. 本文首先介紹相關(guān)的數(shù)字通信背景；接著提出糾錯(cuò)碼的設(shè)計(jì)方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實(shí)現(xiàn)方法,RTL代碼編寫和邏輯仿真以及時(shí)序仿真,并討論了FPGA設(shè)計(jì)的一般性準(zhǔn)則以及高速數(shù)字電路設(shè)計(jì)的一些常用方法和注意事項(xiàng)；最后設(shè)計(jì)基于FPGA的硬件電路平臺(tái),并利用靜態(tài)和動(dòng)態(tài)的方法對(duì)編解碼算法進(jìn)行測(cè)試. 通過(guò)對(duì)編碼和解碼算法的充分理解,本人使用Verilog HDL語(yǔ)言對(duì)算法進(jìn)行了RTL描述,在Altera公司Cyclone系列FPGA平臺(tái)上面實(shí)現(xiàn)了編碼和解碼算法. 其中,編碼的最高工作頻率達(dá)到158MHz,解碼的最高工作頻率達(dá)到91MHz.在進(jìn)行硬件調(diào)試的時(shí)候,整個(gè)系統(tǒng)工作在30MHz的時(shí)鐘頻率下,通過(guò)了硬件上的靜態(tài)測(cè)試和動(dòng)態(tài)測(cè)試,并能夠正確實(shí)現(xiàn)預(yù)期的糾錯(cuò)功能.
上傳時(shí)間： 2013-07-01
上傳用戶：liaofamous
軟件無(wú)線電DDC(數(shù)字下變頻)系統(tǒng)作為前端ADC與后端通用DSP器件之間的橋梁，通過(guò)降低數(shù)據(jù)流的速率，把低速數(shù)據(jù)送給后端通用DSP器件進(jìn)行處理，其性能的優(yōu)劣將對(duì)整個(gè)軟件無(wú)線電系統(tǒng)的穩(wěn)定性產(chǎn)生直接影響。采用專用DDC芯片完成數(shù)字下變頻，雖然具有抽取比大、性能穩(wěn)定等優(yōu)點(diǎn)，但價(jià)格昂貴，靈活性不強(qiáng)，不能充分體現(xiàn)軟件無(wú)線電的優(yōu)勢(shì)。FPGA工藝發(fā)展迅速，處理能力大大增強(qiáng)，相對(duì)于ASIC、DSP來(lái)說(shuō)具有吞吐量高、開發(fā)周期短、可實(shí)現(xiàn)在線重構(gòu)等諸多優(yōu)勢(shì)。正因?yàn)檫@些優(yōu)點(diǎn)，使得FPGA在軟件無(wú)線電的研究和開發(fā)中起著越來(lái)越重要的作用。 本次設(shè)計(jì)的目標(biāo)是在一塊FPGA芯片上實(shí)現(xiàn)單通道數(shù)字下變頻系統(tǒng)。現(xiàn)階段主要對(duì)軟件無(wú)線電數(shù)字下變頻器的FPGA實(shí)現(xiàn)方法進(jìn)行了研究分析，重點(diǎn)完成了其主要模塊的設(shè)計(jì)和仿真以及初步的系統(tǒng)級(jí)驗(yàn)證。 論文首先對(duì)軟件無(wú)線電數(shù)字下變頻的國(guó)內(nèi)外現(xiàn)狀進(jìn)行了分析，然后對(duì)FPGA實(shí)現(xiàn)數(shù)字下變頻設(shè)計(jì)的優(yōu)勢(shì)作了闡述。在對(duì)軟件無(wú)線電理論基礎(chǔ)、數(shù)字信號(hào)處理的相關(guān)知識(shí)深入研究的基礎(chǔ)上重點(diǎn)研究軟件無(wú)線電數(shù)字下變頻技術(shù)。對(duì)數(shù)字下變頻的NCO、混頻、CIC、HB、FIR模塊的實(shí)現(xiàn)方法進(jìn)行深入研究，在：MATLAB中設(shè)定整體系統(tǒng)方案、完成模塊劃分和接口定義，并對(duì)部分模塊建立數(shù)學(xué)模型并仿真、對(duì)模塊的性能進(jìn)行優(yōu)化。從數(shù)字下變頻的系統(tǒng)層次上考慮了各模塊彼此問(wèn)的性能制約，從而選擇合理配置、優(yōu)化系統(tǒng)結(jié)構(gòu)以獲得模塊間的性能均衡和系統(tǒng)性能的最優(yōu)化。最后通過(guò)使用編寫'Verilog程序和調(diào)用部分lP Core相結(jié)合的方法完成數(shù)字下變頻各個(gè)模塊的設(shè)計(jì)并完成仿真和調(diào)試。結(jié)果表明設(shè)計(jì)的思想和結(jié)構(gòu)是正確的，在下一步工作中主要完成系統(tǒng)的板級(jí)調(diào)試。
上傳時(shí)間： 2013-04-24
上傳用戶：隱界最新
隨著計(jì)算機(jī)科學(xué)和視頻技術(shù)的廣泛發(fā)展,數(shù)字圖像采集在電子通信與信息處理領(lǐng)域得到了廣泛的應(yīng)用,例如廣播電視的數(shù)字化、網(wǎng)絡(luò)視頻、監(jiān)視監(jiān)控系統(tǒng)等. 視頻圖像采集卡作為計(jì)算機(jī)視頻應(yīng)用的前端設(shè)備,承擔(dān)著模擬視頻信號(hào)向數(shù)字視頻信號(hào)轉(zhuǎn)換的任務(wù),在多媒體時(shí)代占據(jù)著重要的位置.設(shè)計(jì)一種功能靈活,使用方便,便于嵌入到系統(tǒng)中的視頻信號(hào)采集電路具有重要的實(shí)用意義. 本文首先介紹數(shù)字圖像采集系統(tǒng)的發(fā)展現(xiàn)狀和前景,提出了本次設(shè)計(jì)的目標(biāo): 完成基于PCI總線的高分辨率圖像采集卡設(shè)計(jì).然后簡(jiǎn)單介紹了本次設(shè)計(jì)用到的基本理論:數(shù)據(jù)采集理論,特別說(shuō)明了采樣和量化的定義與區(qū)別,以及量化的幾種方式和量化與AD技術(shù)之間的關(guān)系. 圖像采集系統(tǒng)的基本構(gòu)成,是以數(shù)字信號(hào)處理器為核心,控制外圍的A/D、D/A轉(zhuǎn)換器和外圍存儲(chǔ)器.本文對(duì)比了當(dāng)下流行的DSP芯片和IFPGA芯片作為數(shù)字處理核心的優(yōu)缺點(diǎn),并根據(jù)系統(tǒng)實(shí)際需要,選用FPGA作為數(shù)字信號(hào)處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統(tǒng)的整體設(shè)計(jì)方案. 圖像采集卡的硬件設(shè)計(jì)分為A/D前端模擬通道設(shè)計(jì)和FPGA數(shù)字信號(hào)傳輸及外圍電路設(shè)計(jì).本文重點(diǎn)介紹了A/D芯片外圍電路連接和使用方法,對(duì)PCI總線和它的控制電路也做了詳細(xì)闡述.對(duì)圖像采集卡的PCB布局布線也有詳細(xì)說(shuō)明. 圖像采集卡FPGA內(nèi)部程序構(gòu)成也是本文的一個(gè)重點(diǎn).本次的程序設(shè)計(jì)主要分為數(shù)據(jù)采集模塊,即與A/D接口模塊,數(shù)據(jù)暫存模塊,即SDRAM讀寫控制模塊,數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊,即PCI控制模塊.重點(diǎn)在于對(duì)的SDRAM的連續(xù)讀寫控制和各個(gè)模塊間的協(xié)調(diào)工作.說(shuō)明了.A/D采集數(shù)據(jù)從接收到存儲(chǔ)詳細(xì)過(guò)程,以及對(duì)SDRAM讀寫狀態(tài)機(jī)和PCI總線的操控. 最后介紹了硬件調(diào)試和FPGA程序驗(yàn)證結(jié)果.詳細(xì)說(shuō)明了以Modelsim為平臺(tái)的前端功能仿真和后端時(shí)序仿真,以及以SignalTapⅡ?yàn)槠脚_(tái),程序下載到FPGA中進(jìn)行的實(shí)時(shí)驗(yàn)證.結(jié)果表明整個(gè)圖像采集系統(tǒng)基本達(dá)到了系統(tǒng)設(shè)計(jì)中所給出的性能指標(biāo),證明了整個(gè)系統(tǒng)設(shè)計(jì)的正確性和合理性.
上傳時(shí)間： 2013-04-24
上傳用戶：amandacool
回波消除器廣泛應(yīng)用于公用電話交換網(wǎng)(PSTN)、移動(dòng)通信系統(tǒng)和視頻電話會(huì)議系統(tǒng)等多種語(yǔ)音通信領(lǐng)域。在PSTN系統(tǒng)中，由于線路阻抗不匹配，遠(yuǎn)端語(yǔ)音信號(hào)通過(guò)混合線圈時(shí)產(chǎn)生一定泄漏，一部分信號(hào)又傳回遠(yuǎn)端，產(chǎn)生線路回波，回波的存在會(huì)嚴(yán)重影響語(yǔ)音通信質(zhì)量。本文主要針對(duì)線路回波進(jìn)行研究，設(shè)計(jì)并實(shí)現(xiàn)了滿足實(shí)用要求的基于FPGA平臺(tái)的回波消除器。 首先，對(duì)回波產(chǎn)生原理和目前幾種常用回波消除算法進(jìn)行了分析，在研究自適應(yīng)回波消除器的各個(gè)模塊，特別是深入分析各種自適應(yīng)濾波算法和雙講檢測(cè)算法，綜合考慮各種算法的運(yùn)算復(fù)雜度和性能的情況下，這里采用NLMS算法實(shí)現(xiàn)自適應(yīng)回波消除器。針對(duì)傳統(tǒng)雙講檢測(cè)算法在近端語(yǔ)音幅度較低情況下容易產(chǎn)生誤判的情況，給出一種基于子帶濾波器組的改進(jìn)雙講檢測(cè)算法。 本文首先使用C語(yǔ)言實(shí)現(xiàn)回波消除器的各個(gè)模塊，其中包括自適應(yīng)濾波器、遠(yuǎn)端檢測(cè)、雙講檢測(cè)、非線性處理和舒適噪聲產(chǎn)生模塊。經(jīng)過(guò)仿真測(cè)試，相關(guān)模塊算法能夠有效提高回波消除器性能。在此基礎(chǔ)上，本文使用硬件描述語(yǔ)言Veillog HDL，在QuartusⅡ和ModelSim軟件平臺(tái)上實(shí)現(xiàn)各功能模塊，并通過(guò)模塊級(jí)和系統(tǒng)級(jí)功能仿真以及時(shí)序仿真驗(yàn)證，最終在現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Arrav，F(xiàn)PGA)平臺(tái)上實(shí)現(xiàn)回波消除系統(tǒng)。本文詳細(xì)闡述了基于FPGA的設(shè)計(jì)流程與設(shè)計(jì)方法，并描述了自適應(yīng)濾波器、基于分布式算法FIR濾波器、除法器和有限狀態(tài)機(jī)的設(shè)計(jì)過(guò)程。 根據(jù)ITU-T G.168標(biāo)準(zhǔn)提出的測(cè)試要求，本文塒基于FPGA設(shè)計(jì)實(shí)現(xiàn)的自適應(yīng)回波消除系統(tǒng)進(jìn)行大量主客觀測(cè)試。經(jīng)過(guò)測(cè)試，各項(xiàng)性能指標(biāo)均達(dá)到或超過(guò)G.168標(biāo)準(zhǔn)的要求，具有良好的回波消除效果。
上傳時(shí)間： 2013-06-18
上傳用戶：qwe1234
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
