一種基于FPGA的Deflate壓縮算法研究與實(shí)現(xiàn)
上傳時(shí)間： 2013-07-04
上傳用戶：dapangxie
基于FPGA的3D圖像處理器IP核的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-05-18
上傳用戶：1101055045
基于FPGA的FIR數(shù)字濾波器算法研究與設(shè)計(jì)實(shí)現(xiàn)
標(biāo)簽： FPGA FIR 數(shù)字濾波器 算法
上傳時(shí)間： 2013-06-30
上傳用戶：fengyujcyz
基于FPGA的光纖光柵解調(diào)技術(shù)研究基于FPGA的光纖光柵解調(diào)技術(shù)研究
標(biāo)簽： FPGA 光纖光柵 解調(diào) 技術(shù)研究
上傳時(shí)間： 2013-07-11
上傳用戶：1079836864
本文研究了基于FPGA的模擬演示系統(tǒng)，主要研究了其中FPGA控制板硬件設(shè)計(jì)、FPGA控制模塊軟件設(shè)計(jì)及上位機(jī)控制軟件的設(shè)計(jì)。在目前的作戰(zhàn)演示中，突出了形象、直觀、易于分析戰(zhàn)場形勢的特點(diǎn)。 本文首先介紹了系統(tǒng)設(shè)計(jì)的背...
標(biāo)簽： FPGA 模擬 演示系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：LIKE
基于FPGA的全數(shù)字控制系統(tǒng)設(shè)計(jì)基于FPGA的全數(shù)字控制系統(tǒng)設(shè)計(jì)
標(biāo)簽： FPGA 全數(shù)字 控制系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：dct灬fdc
基于FPGA的三相正弦變頻電源的設(shè)計(jì)基于FPGA的三相正弦變頻電源的設(shè)計(jì)
上傳時(shí)間： 2013-07-30
上傳用戶：科學(xué)怪人
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實(shí)現(xiàn)了多個(gè)ADC測試過程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測試時(shí)間，從而降低ADC測試成本。本文實(shí)現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測試。 本研究通過在FPGA內(nèi)部實(shí)現(xiàn)ADC測試時(shí)域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測試系統(tǒng)使用Angilent33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測.ADC并行地進(jìn)行參數(shù)評(píng)估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測試時(shí)間。FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測試樣本傳輸至自動(dòng)測試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測試機(jī)的混合信號(hào)選項(xiàng)卡或測試子系統(tǒng)。
上傳時(shí)間： 2013-06-07
上傳用戶：gps6888
隨著科學(xué)技術(shù)水平的不斷提高，數(shù)字集成電路被廣泛應(yīng)用。通用串行總線USB(Universal Serial Bus)是計(jì)算機(jī)與外圍設(shè)備互連的標(biāo)準(zhǔn)接口之一，是一種點(diǎn)對(duì)點(diǎn)的通信接口，可同時(shí)支持多個(gè)外圍設(shè)備。USB2.0規(guī)范的通信速率非常高，其峰值可達(dá)480Mbit/s，使得它已經(jīng)成為目前最流行的外設(shè)接口標(biāo)準(zhǔn)。FPGA芯片是今后電子產(chǎn)品發(fā)展的趨勢，帶有USB接口的FPGA系統(tǒng)將有很好的市場需求和發(fā)展前景。 論文主要從研究FPGA的結(jié)構(gòu)、Xilinx公司Spartan3F系列中的XC3S400的引腳功能、了解FPGA開發(fā)流程、熟悉USB2.0的通信協(xié)議以及驅(qū)動(dòng)的一些基本知識(shí)入手，目的是完成帶有USB接口的FPGA的PCB板的制作和FPGA內(nèi)部程序的編寫以及USB固件的開發(fā)。結(jié)合了Cypress公司的上位機(jī)，開發(fā)了基于USB接口的FPGA和PC機(jī)通信系統(tǒng)，能夠進(jìn)行數(shù)據(jù)傳輸。論文研究了Xilinx的3S400芯片的內(nèi)部結(jié)構(gòu)和各個(gè)引腳的功能，設(shè)計(jì)了關(guān)于Xilinx的3S400最小系統(tǒng)電路圖，在Xilinx的FPGA的開發(fā)環(huán)境，編寫了FPGA的代碼。由于FPGA內(nèi)嵌的USB2.0的內(nèi)核價(jià)格昂貴，需要向生產(chǎn)FPGA的芯片廠商購買，因此論文選擇了外接USB芯片，雖然增加了PCB板的面積，但其開發(fā)成本較低，且技術(shù)成熟，大多數(shù)USB通信研究者進(jìn)行廣泛研究。論文在詳細(xì)介紹了USB2.0的通信協(xié)議，Cypress公司生產(chǎn)的CY7C68013芯片的結(jié)構(gòu)，以及其固件的開發(fā)基礎(chǔ)上，開發(fā)了基于FPGA的USB與PC機(jī)的通信系統(tǒng)，該通信系統(tǒng)可以和上位機(jī)進(jìn)行點(diǎn)對(duì)點(diǎn)的數(shù)據(jù)傳輸，為大批量的數(shù)據(jù)通信產(chǎn)品的開發(fā)提供了研究和生產(chǎn)的基礎(chǔ)。
標(biāo)簽： FPGA USB 通信系統(tǒng)
上傳時(shí)間： 2013-07-26
上傳用戶：xz85592677
·摘要： 基于DSP的在線式UPS智能監(jiān)測系統(tǒng),采用TMS320LF2407A實(shí)現(xiàn).其ADC模塊采集UPS現(xiàn)場電壓、電流、負(fù)載等信息.EV捕獲單元捕獲市電,逆變器的頻率.SCI負(fù)責(zé)PC機(jī)與UPS現(xiàn)場的數(shù)據(jù)通訊,傳送UPS運(yùn)行情況及參數(shù).帶觸摸屏的NS320240A實(shí)現(xiàn)UPS現(xiàn)場實(shí)時(shí)監(jiān)測.并用EEPROM保存記錄,由蜂鳴器對(duì)異常報(bào)警.
標(biāo)簽： DSP UPS 智能監(jiān)測
上傳時(shí)間： 2013-07-01
上傳用戶：VRMMO
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
