隨著現(xiàn)代電機技術(shù)、現(xiàn)代電力電子技術(shù)、微電子技術(shù)、控制技術(shù)及計算機技術(shù)等支撐技術(shù)的快速發(fā)展，先前困擾著交流伺服系統(tǒng)的電機控制復(fù)雜、調(diào)速性能差等問題取得了突破性的進展。交流伺服系統(tǒng)的性能日漸提高，價格趨于合理。交流伺服系統(tǒng)取代直流伺服系統(tǒng)尤其是在高精度、高性能要求的伺服驅(qū)動領(lǐng)域成了現(xiàn)代伺服控制系統(tǒng)的一個發(fā)展趨勢。由于感應(yīng)電機具有結(jié)構(gòu)堅固，制造容易，價格低廉等優(yōu)勢，因而感應(yīng)電機伺服系統(tǒng)具有很好的發(fā)展前景，代表了將來交流伺服技術(shù)的發(fā)展方向。 首先，本文結(jié)合大量的文獻資料，總結(jié)和分析了當(dāng)前交流伺服系統(tǒng)的發(fā)展現(xiàn)狀，明確了加強開發(fā)交流感應(yīng)電機伺服系統(tǒng)的意義。 其次，深入研究了矢量控制的坐標變換理論和交流感應(yīng)電機的數(shù)學(xué)模型。在此基礎(chǔ)闡述了基于轉(zhuǎn)子磁場定向的矢量控制原理，建立其相應(yīng)的控制方程。結(jié)合空間矢量脈寬調(diào)制(SVPWM)的原理，提出了交流伺服系統(tǒng)的控制方案。 再次，本研究以DSP TMS320F2812A為核心控制單元，以一體化智能功率模塊(ASIPM)為功率電路主體，基于模塊化設(shè)計原則設(shè)計和實現(xiàn)了一臺軟、硬件結(jié)合的全數(shù)字化控制系統(tǒng)；并對設(shè)計中的一些關(guān)鍵環(huán)節(jié)進行了理論研究和實踐探索。 最后，對感應(yīng)電機伺服系統(tǒng)進行了試驗研究。本文通過實驗分析，驗證了系統(tǒng)設(shè)計方案的有效性和可行性，并指出了系統(tǒng)進一步的改進方向。
標簽： DSP 交流伺服 控制系統(tǒng)
上傳時間： 2013-06-01
上傳用戶：ligong
隨著電信業(yè)的迅猛發(fā)展，電信網(wǎng)絡(luò)總體規(guī)模不斷擴大，網(wǎng)絡(luò)結(jié)構(gòu)日益復(fù)雜先進。作為通訊支撐系統(tǒng)的通訊用基礎(chǔ)電源系統(tǒng)，市場需求逐年增加，其動力之源的重要性也日益突出。龐大的電信網(wǎng)絡(luò)高效、安全、有序的正常運行，對通信電源系統(tǒng)的品質(zhì)提出了越來越嚴格的要求，推動了通信電源向著高效率、高頻化、模塊化、數(shù)字化方向發(fā)展。 本文在廣泛了解通信電源的行業(yè)現(xiàn)狀和研究熱點的基礎(chǔ)上，深入研究了開關(guān)電源的基本原理及相關(guān)技術(shù)，重點分析了開關(guān)電源功率因數(shù)技術(shù)及移相全橋軟開關(guān)PWM技術(shù)的基本原理，并在這基礎(chǔ)上設(shè)計了一款通信機房常用的48V/25A的通信電源模塊，該電源模塊由功率因數(shù)校正和DC/DC變換兩級電路組成，采用了一些最新的技術(shù)來提高電源的性能。例如，在電路拓撲中引入軟開關(guān)技術(shù)，通過采用移相全橋軟開關(guān)PWM變換器實現(xiàn)開關(guān)管的零電壓開通，減小功率器件損耗，提高電源效率；采用高性能的DSP芯片對電源實現(xiàn)數(shù)字PWM控制，克服了一般單芯片控制器由于運行頻率有限，無法產(chǎn)生足夠高頻率和精度的PWM輸出及無法完成單周期控制的缺陷；引入了智能控制技術(shù)，以模糊自適應(yīng)PID控制算法取代傳統(tǒng)的PID算法，提高了開關(guān)電源的動態(tài)性能。 整篇論文以電源設(shè)計為主線，在詳細分析電路原理的基礎(chǔ)上，進行系統(tǒng)的主電路參數(shù)設(shè)計、輔助電路設(shè)計、控制回路設(shè)計、仿真研究、軟件實現(xiàn)。
上傳時間： 2013-05-26
上傳用戶：l254587896
本文以感應(yīng)加熱電源為研究對象，闡述了感應(yīng)加熱電源的基本原理及其發(fā)展趨勢。對感應(yīng)加熱電源常用的兩種拓撲結(jié)構(gòu)--電流型逆變器和電壓型逆變器做了比較分析，并分析了感應(yīng)加熱電源的各種調(diào)功方式。在對比幾種功率調(diào)節(jié)方式的基礎(chǔ)上，得出在整流側(cè)調(diào)功有利于高頻感應(yīng)加熱電源頻率和功率的提高的結(jié)論，選擇了不控整流加軟斬波器調(diào)功的感應(yīng)加熱電源作為研究對象。針對傳統(tǒng)硬斬波調(diào)功式感應(yīng)加熱電源功率損耗大的缺點，采用軟斬波調(diào)功方式，設(shè)計了一種零電流開關(guān)準諧振變換器ZCS-QRCs(Zero-current-switching-Quasi-resonant)倍頻式串聯(lián)諧振高頻感應(yīng)加熱電源。介紹了該軟斬波調(diào)功器的組成結(jié)構(gòu)及其工作原理，通過仿真和實驗的方法研究了該軟斬波器的性能，從而得出該軟斬波器非常適合大功率高頻感應(yīng)加熱電源應(yīng)用場合的結(jié)論。同時設(shè)計了功率閉環(huán)控制系統(tǒng)和PI功率調(diào)節(jié)器，將感應(yīng)加熱電源的功率控制問題轉(zhuǎn)化為Buck斬波器的電壓控制問題。 針對目前IGBT器件頻率較低的實際情況，本文提出了一種新的逆變拓撲-通過IGBT的并聯(lián)來實現(xiàn)倍頻，從而在保證感應(yīng)加熱電源大功率的前提下提高了其工作頻率，并在分析其工作原理的基礎(chǔ)上進行了仿真，驗證了理論分析的正確性，達到了預(yù)期的效果。另外，本文還設(shè)計了數(shù)字鎖相環(huán)(DPLL)，使逆變器始終保持在功率因數(shù)近似為1的狀態(tài)下工作，實現(xiàn)電源的高效運行。最后，分析并設(shè)計了IGBT的緩沖吸收電路。 本文第五章設(shè)計了一臺150kHz、10KW的倍頻式感應(yīng)加熱電源實驗樣機，其中斬波器頻率為20kHz，逆變器工作頻率為150kHz(每個IGBT工作頻率為75kHz)，控制核心采用TI公司的TMS320F2812DSP控制芯片，簡化了系統(tǒng)結(jié)構(gòu)。實驗結(jié)果表明，該倍頻式感應(yīng)加熱電源實現(xiàn)了斬波器和逆變器功率器件的軟開關(guān)，有效的減小了開關(guān)損耗，并實現(xiàn)了數(shù)字化，提高了整機效率。文章給出了整機的結(jié)構(gòu)設(shè)計，直流斬波部分控制框圖，逆變控制框圖，驅(qū)動電路的設(shè)計和保護電路的設(shè)計。同時，給出了關(guān)鍵電路的仿真和實驗波形。 實驗證明，以上分析和電路設(shè)計都是行之有效的，在實驗中取得很好的效果。
上傳時間： 2013-05-20
上傳用戶：lyy1234
目前以IGBT為開關(guān)器件的串聯(lián)諧振感應(yīng)加熱電源在大功率和高頻下的研究是一個熱點和難點,為彌補采用模擬電路搭建而成的控制系統(tǒng)的不足,對感應(yīng)加熱電源數(shù)字化控制研究是必然趨勢。本文以串聯(lián)諧振型感應(yīng)加熱電源為研究對象,采用TI公司的TMS320F2812為控制芯片實現(xiàn)電源控制系統(tǒng)的數(shù)字化。 首先分析了串聯(lián)諧振型感應(yīng)加熱電源的負載特性和調(diào)功方式,確定了采用相控整流調(diào)功控制方式,接著分析了串聯(lián)諧振逆變器在感性和容性狀態(tài)下的工作過程確定了系統(tǒng)安全可靠的運行狀態(tài)。本文設(shè)計了電源主電路參數(shù)并在Matlab/Simulink仿真環(huán)境下搭建了整個系統(tǒng),仿真分析了串聯(lián)諧振型感應(yīng)加熱電源的半壓啟動模式及鎖相環(huán)頻率跟蹤能力和功率調(diào)節(jié)控制。 針對感應(yīng)加熱電源的數(shù)字控制系統(tǒng),在討論了晶閘管相控觸發(fā)和鎖相環(huán)的工作原理及研究現(xiàn)狀下詳細地分析了本課題基于DSP晶閘管相控脈沖數(shù)字觸發(fā)和數(shù)字鎖相環(huán)(DPLL)的實現(xiàn),得出它們各自的優(yōu)越性,同時分析了感應(yīng)加熱電源的功率控制策略,得出了采用數(shù)字PI積分分離的控制方法。本文采用TI公司的TMS320F2812作為系統(tǒng)的控制芯片,搭建了控制系統(tǒng)的DSP外圍硬件電路,分析了系統(tǒng)的運行過程并編寫了整個控制系統(tǒng)的程序。最后對控制系統(tǒng)進行了試驗,驗證了理論分析的正確性和控制方案的可行性。
標簽： kHzIGBT 50 串聯(lián)諧振
上傳時間： 2013-05-25
上傳用戶：kennyplds
CH452是數(shù)碼管顯示驅(qū)動和鍵盤掃描控制芯片。CH452 內(nèi)置時鐘振蕩電路，可以動態(tài)驅(qū)動8 位數(shù) 碼管或者64 位LED，具有BCD 譯碼、閃爍、移位、段位尋址、光柱譯碼等功能；同時還可以進行64 鍵的鍵盤掃描；CH452 通過可以級聯(lián)的4線串行接口或者2 線串行接口與單片機等交換數(shù)據(jù)；并且可 以對單片機提供上電復(fù)位信號。
上傳時間： 2013-06-08
上傳用戶：奇奇奔奔
本文主要研究采用以太網(wǎng)接口芯片RTL8019AS和TCP/IP協(xié)議實現(xiàn)嵌入式WEB服務(wù)器，此服務(wù)器可以使各種帶串口的工控設(shè)備和數(shù)據(jù)采集設(shè)備很容易地連接到Internet，這樣就能夠利用Internet實現(xiàn)對各種嵌入式設(shè)備的低成本遠程訪問和資源共享。 本研究實現(xiàn)的嵌入式WEB服務(wù)器以STC89C51系列單片機為核心，用其串口作為與嵌入式設(shè)備的接口，用RTL8019AS芯片和RJ-45作為以太網(wǎng)接口，并通過軟件實現(xiàn)RS-232與TCP/IP協(xié)議的轉(zhuǎn)換，通過以太網(wǎng)實現(xiàn)嵌入式設(shè)備與遠程計算機之間的雙向數(shù)據(jù)通信，給出了硬件設(shè)計和軟件實現(xiàn)方案。硬件主要研究微控制器和以太網(wǎng)控制芯片之間的接口設(shè)計和以太網(wǎng)控制芯片RTL8019AS的驅(qū)動。軟件部分研究實現(xiàn)了TCP/IP的各層協(xié)議，包含了ARP、IP、ICMP、UDP、TCP、HTTP等，在實際中得以應(yīng)用，如對于蓄電池電壓的遠程檢測等。 研究結(jié)果表明，利用嵌入式WEB服務(wù)器將嵌入式設(shè)備連入Internet網(wǎng)絡(luò)是切實可行的。經(jīng)實驗測試整個系統(tǒng)占用資源少，成本較低、移植性較好，能夠完成常用的相關(guān)網(wǎng)絡(luò)通訊功能，網(wǎng)絡(luò)數(shù)據(jù)傳輸可靠性較好。
上傳時間： 2013-04-24
上傳用戶：liucf
固態(tài)硬盤是一種以FLASH為存儲介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲介質(zhì)，不需要浪費大量的尋道時間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機存儲速度。同時由于固態(tài)硬盤不存在機械存儲結(jié)構(gòu)，因此還具有高抗震性、無工作噪音、可適應(yīng)惡劣工作環(huán)境等優(yōu)點。隨著計算機技術(shù)的高速發(fā)展，固態(tài)硬盤技術(shù)已經(jīng)成為未來存儲介質(zhì)技術(shù)發(fā)展的必然趨勢。 本文以設(shè)計固態(tài)硬盤控制芯片IDE接口部分為項目背景，通過可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語言verilog，設(shè)計了一個位于設(shè)備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發(fā)送的IDE指令并控制硬盤設(shè)備進行相應(yīng)的狀態(tài)遷移和指令操作，從而完成硬盤設(shè)備端與主機端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時序要求，并概括了IDE控制器設(shè)計的要點和難點；第二：論文設(shè)計了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗?zāi)K六大子功能模塊，并分析了各個子功能模塊的基本工作原理和具體功能設(shè)計；第三：論文以設(shè)計狀態(tài)機流程和主要控制信號的方式實現(xiàn)了各個具體子功能模塊并列舉了部分關(guān)鍵代碼，同時給出了主要子功能模塊的時序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現(xiàn)，并通過SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進行了功能測試和分析，驗證了本論文設(shè)計的正確性。
上傳時間： 2013-07-31
上傳用戶：liangrb
SATA接口是新一代的硬盤串行接口標準，和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢。SATA2．0是SATA的第二代標準，它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù)，速率可達3Gb/s。另外，SATA2．0還具有支持NCQ（本地命令隊列）、端口復(fù)用器、交錯啟動等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點，SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級和個人用戶。 硬盤作為主要的信息載體之一，其信息安全問題尤其引起人們的關(guān)注。由于在加密時需要實時處理大量的數(shù)據(jù)，所以對硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來進行設(shè)計和研究，完成基于SATA2．0接口的加解密芯片系統(tǒng)設(shè)計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2．0的總線協(xié)議，其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層，并對系統(tǒng)設(shè)計中各個層次中涉及的關(guān)鍵問題進行了闡述。其次，本論文對ATA協(xié)議和命令進行了詳細的解釋和分析，并針對設(shè)計中涉及的命令和對其做出的修改進行了說明。接著，本論文對SATA2．0加解密控制芯片的系統(tǒng)設(shè)計進行了講解，包括硬件平臺搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等，剖析了系統(tǒng)設(shè)計中的難點問題并給出解決問題的方法。然后，對系統(tǒng)數(shù)據(jù)通路的各個模塊的設(shè)計和實現(xiàn)進行詳盡的闡述，并給出各個模塊的驗證結(jié)果。最后，本文簡要的介紹了驗證平臺搭建和測試環(huán)境、測試方法等問題，并分析測試結(jié)果。 本SATA2．0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試，目前工作正常，性能良好，已經(jīng)達到項目性能指標要求。本論文在SATA加解密控制芯片設(shè)計與實現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟價值。
上傳時間： 2013-04-24
上傳用戶：JIUSHICHEN
焊有元件的印制電路板在線測試是印制電路板生產(chǎn)過程中的一個重要環(huán)節(jié)，關(guān)系著整個電子產(chǎn)品的質(zhì)量。本文在深入研究國內(nèi)外印制電路板自動測試技術(shù)的基礎(chǔ)上，結(jié)合當(dāng)前先進的電子技術(shù)，設(shè)計出一套高性能，低價位，小體積，便于攜帶和操作的印制電路板在線測試儀。 本文設(shè)計的在線測試儀系統(tǒng)包括控制器電路、信號發(fā)生電路、信號采集電路、元件測試電路、USB通信電路和開關(guān)矩陣電路等，其中控制器電路是以FPGA可編程控制芯片為核心，負責(zé)控制下位機其它所有電路的正常工作，并實現(xiàn)與上位機間的通信。 針對模擬元件的測試，本文首先探討了對印制電路板上模擬元件測試時的隔離原理，繼而詳細闡述了電阻、電容（電感）、二極管、三極管、運算放大器等的測試方法，并分別設(shè)計了硬件測試電路。因為測試時需向被測元件施加測試激勵信號，本文設(shè)計并完成了一信號發(fā)生電路，可輸出幅值可調(diào)的直流恒壓源信號和直流恒流源信號、幅值和頻率都可調(diào)的交流信號。 針對數(shù)字器件的測試，本文將數(shù)字器件分為兩種，一種為具有邊界掃描功能單元的器件，另一類為非邊界掃描器件，并分別對兩種類型的數(shù)字器件的測試原理和方法進行了詳細的描述，在文中給出了相關(guān)的硬件測試電路圖。 本設(shè)計中，所有測試激勵信號經(jīng)測試電路后輸出的測試結(jié)果都是直流電壓信號，所以本文設(shè)計了一通用信號采集電路來完成對測試結(jié)果的取樣。本文還設(shè)計了開關(guān)矩陣電路，用于將被測印制電路板上的元件接入到測試電路中。對通信電路的設(shè)計，本文采用USB通信方式與上位機進行有效的數(shù)據(jù)交換，并通過USB接口芯片完成了硬件電路的設(shè)計。 在軟件方面，本文采用NiosⅡ C語言完成所有軟件設(shè)計，以協(xié)助硬件部分來完成對印制電路板的測試工作。 本文已完成各部分電路試驗及系統(tǒng)聯(lián)調(diào)，試驗證明設(shè)計達到了項目預(yù)定要求。
上傳時間： 2013-08-02
上傳用戶：fywz
Scaler是平板顯示器件(FPD，F(xiàn)lat Panel Display)中的重要組成部分，它將輸入源圖像信號轉(zhuǎn)換成與顯示屏固定分辨率一致的信號，并控制其顯示在顯示屏上。本文在研究圖像縮放算法和scaler在FPD中工作過程的基礎(chǔ)上，采用自上而下(Top-down)的設(shè)計方法，給出了scaler的設(shè)計及FPGA驗證。該scaler支持不同分辨率圖像的縮放，且縮放模式可調(diào)，也可以以IP core的形式應(yīng)用于相關(guān)圖像處理芯片中。 圖像縮放內(nèi)核是scaler的核心部分，它是scaler中的主要運算單元，完成圖像縮放的基本功能，它所采用的核心算法以及所使用的結(jié)構(gòu)設(shè)計決定著縮放性能的優(yōu)劣，也是控制芯片成本的關(guān)鍵。因此，本文從縮放內(nèi)核的結(jié)構(gòu)入手，對scaler的總體結(jié)構(gòu)進行了設(shè)計；通過對圖像縮放中常用算法的深入研究提出了一種新的優(yōu)化算法——矩形窗縮放算法，并對其計算進行分析和簡化，降低了計算的復(fù)雜度。FPGA設(shè)計中，采用列縮放與行縮放分開處理的結(jié)構(gòu)，使用雙口RAM作為兩次縮放間的數(shù)據(jù)緩沖區(qū)。使用這種結(jié)構(gòu)的優(yōu)勢在于：行列縮放可以同時進行，數(shù)據(jù)處理的可靠性高、速度快：內(nèi)核結(jié)構(gòu)簡單明了,數(shù)據(jù)緩沖區(qū)大小合適，便于設(shè)計。此外，本文還介紹了其他輔助模塊的設(shè)計，包括DVI接口信號處理模塊、縮放參數(shù)計算與控制模塊以及輸出信號檢測與時序濾波模塊。 本設(shè)計使用Verilog HDL對各模塊進行了RTL級描述，并使用Quartus II7.2進行了邏輯仿真，最后使用Altera公司的FPGA芯片來進行驗證。通過邏輯驗證和系統(tǒng)仿真，證明該scaler的設(shè)計達到了預(yù)期的目標。對于不同分辨率的圖像，均可以在顯示屏上得到穩(wěn)定的顯示。
上傳時間： 2013-05-30
上傳用戶：xiaowei314
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
