亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

交調(diào)(diào)失真

  • 基于USB和FPGA技術(shù)的高性能數(shù)據(jù)采集模塊的設(shè)計與實現(xiàn).rar

    本文提出了一種基于USB和FPGA的高性能數(shù)據(jù)采集模塊USB12016(USB總線,A/D垂直分辨率為12位,存儲容量為16兆)的軟硬件設(shè)計與實現(xiàn)方法。該數(shù)據(jù)采集卡包括模擬輸入、A/D轉(zhuǎn)換、數(shù)據(jù)緩存、FPGA控制電路和USB總線接口等,在一張卡上實現(xiàn)了8通道模擬信號調(diào)理、采集、處理,并可實現(xiàn)多卡同步觸發(fā)采集,具有高精度,低噪聲,低失真和測試信號范圍寬的特點。USB12016配有系統(tǒng)驅(qū)動控制程序軟件,在Windows9X/2000版本的操作平臺下運行,控制面板完全是虛擬儀器軟面板,圖形化界面十分友好。USB12016是USB接口技術(shù)、FPGA技術(shù)和嵌入式技術(shù)融為一體的結(jié)晶,已成功應(yīng)用于軍事測控領(lǐng)域。

    標(biāo)簽: FPGA USB 性能

    上傳時間: 2013-06-12

    上傳用戶:CETM008

  • 基于FPGA的ADC并行測試方法研究.rar

    高性能ADC產(chǎn)品的出現(xiàn),給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化,減少了單個ADC的平均測試時間,從而降低ADC測試成本。 本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上,總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法,并對2個ADC在不同樣本數(shù)條件下進(jìn)行并行測試。 通過在FPGA內(nèi)部實現(xiàn)ADC測試時域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng),完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵信號,共用一個FPGA內(nèi)部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道,并對其進(jìn)行串并轉(zhuǎn)換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊,并行地實現(xiàn)了ADC參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實驗條件下,對WM8731L片內(nèi)2個被測.ADC并行地進(jìn)行參數(shù)評估,被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結(jié)果表明,通過在FPGA內(nèi)配置2個獨立的參數(shù)計算模塊,可并行地實現(xiàn)對2個相同ADC的參數(shù)評估,減小單個ADC的平均測試時間。 FPGA片內(nèi)實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復(fù)制,就可實現(xiàn)多個被測ADC在同一時刻并行地被評估,配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn),具有可行性,但由于噪聲的影響,測試精度有待進(jìn)一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。 關(guān)鍵詞:ADC測試;并行;參數(shù)評估;FPGA;FFT

    標(biāo)簽: FPGA ADC 并行測試

    上傳時間: 2013-07-11

    上傳用戶:tdyoung

  • OFDM系統(tǒng)同步及解調(diào)的FPGA實現(xiàn).rar

    自20世紀(jì)80年代以來,正交頻分復(fù)用技術(shù)不但在廣播式數(shù)字音頻和視頻領(lǐng)域得到廣泛的應(yīng)用,而且已經(jīng)成為無線局域網(wǎng)標(biāo)準(zhǔn)(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高,成本低等原因越來越受到人們的關(guān)注。隨著人們對通信數(shù)據(jù)化、寬帶化、個人化和移動化需求的增強,OFDM技術(shù)在綜合無線接入領(lǐng)域?qū)@得越來越廣泛的應(yīng)用。人們開始集中越來越多的精力開發(fā)OFDM技術(shù)在移動通信領(lǐng)域的應(yīng)用,本文也是基于無線通信平臺上的OFDM技術(shù)的運用。 本文的所有內(nèi)容都是建立在空地數(shù)據(jù)無線通信系統(tǒng)下行鏈路FPGA實現(xiàn)基礎(chǔ)上的。本文作者的主要工作集中在鏈路接收端的FPGA實現(xiàn)和調(diào)試上。主要包括幀同步(時間同步)算法的研究與設(shè)計、OFDM頻率同步算法的研究與設(shè)計以及同步模塊、OFDM解調(diào)模塊、QAM解調(diào)模塊的FPGA實現(xiàn)。最終實現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無線環(huán)境中連通。 對于無線移動通信系統(tǒng)而言,多普勒頻移、收發(fā)設(shè)備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性,從而導(dǎo)致ICI,影響系統(tǒng)性能。另外,由于OFDM系統(tǒng)大多采用IFFT/FFT實現(xiàn)調(diào)制解調(diào),因此在接收方確定FFT的起點對數(shù)據(jù)的正確解調(diào)也至關(guān)重要。同步技術(shù)即是針對系統(tǒng)中存在的定時偏差、頻率偏差進(jìn)行定時、頻偏的估計與補償,來減少各種同步偏差對系統(tǒng)性能的影響。在OFDM實現(xiàn)的關(guān)鍵技術(shù)中,同步技術(shù)是十分重要的一部分。本文花費了三個章節(jié)闡述了同步技術(shù)的原理、算法和實現(xiàn)方法。 目前OFDM系統(tǒng)的載波同步方案,可以歸納為三大類:輔助數(shù)據(jù)類,盲估計類和基于循環(huán)前綴的半盲估計類。本文首先分析了各種載波同步方案的優(yōu)缺點,并舉例說明了各個載波同步方式的實現(xiàn)方法。然后具體闡述了本文在FPGA平臺上實現(xiàn)的OFDM接收端同步的同步方式,包括其具體算法和FPGA實現(xiàn)結(jié)構(gòu)。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據(jù)類的,在闡述其具體算法的同時對算法在不同參數(shù)和不同形式下的性能做出了仿真對比分析。 OFDM的解調(diào)采用FFT算法,在FPGA上的實現(xiàn)是十分方便的。本文主要闡述其實現(xiàn)結(jié)構(gòu),重點放在提取有效數(shù)據(jù)部分有效數(shù)據(jù)位置的推導(dǎo)過程。最后介紹了本文實現(xiàn)QAM軟解調(diào)的解調(diào)方法。 本文闡述算法采用先提出原理,然后給出具體公式,再根據(jù)公式中的系數(shù)和變量分析算法性能的方式。在闡述實現(xiàn)方式時首先給出實現(xiàn)框圖,然后對框圖中比較重要或者復(fù)雜的部分進(jìn)行詳細(xì)闡述。在介紹完每個模塊實現(xiàn)方式之后給出了仿真或者上板結(jié)果,最后再給出整體測試結(jié)果。

    標(biāo)簽: OFDM FPGA

    上傳時間: 2013-06-26

    上傳用戶:希醬大魔王

  • DVB系統(tǒng)信道編碼的研究與FPGA實現(xiàn).rar

    數(shù)字圖像通信的最廣泛的應(yīng)用就是數(shù)字電視廣播系統(tǒng),與以往的模擬電視業(yè)務(wù)相比,數(shù)字電視在節(jié)省頻譜資源、提高節(jié)目質(zhì)量方面帶來了一場新的革命,而與此對應(yīng)的DVB(Digital Video Broadcasting)標(biāo)準(zhǔn)的建立更是加速了數(shù)字電視廣播系統(tǒng)的大規(guī)模應(yīng)用。DVB標(biāo)準(zhǔn)選定MPEG—2標(biāo)準(zhǔn)作為音頻及視頻的編碼壓縮方式,隨后對MPEG—2碼流進(jìn)行打包形成TS流(transport stream),進(jìn)行多個傳輸流復(fù)用,最后通過不同媒介進(jìn)行傳輸。在DVB標(biāo)準(zhǔn)的傳輸系統(tǒng)中,無論是衛(wèi)星傳輸,電纜傳輸還是地面?zhèn)鬏敚瑸榱吮U蠄D像質(zhì)量,使數(shù)字節(jié)目在傳輸過程中避免出現(xiàn)因受到各種信道噪聲干擾而出現(xiàn)失真的現(xiàn)象,都采用了信道編碼的方式來保護(hù)傳輸數(shù)據(jù)。信道編碼是數(shù)字通信系統(tǒng)中一個必需的、重要的環(huán)節(jié)。 信道編碼設(shè)計方案的優(yōu)劣決定了DVB系統(tǒng)的成功與否,本文重點研究了DVB系統(tǒng)中的信道編碼算法及其FPGA實現(xiàn)方案,主要進(jìn)行了如下幾項工作: 1)介紹了DVB系統(tǒng)信道編碼的基本概念及特點,深入研究了DVB標(biāo)準(zhǔn)中信道編碼部分的關(guān)鍵技術(shù),并針對每個信道編碼模塊進(jìn)行工作原理分析、算法分析。 2)根據(jù)DVB信道編碼的特點,重點對信道編碼中四個模塊,包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實現(xiàn)算法進(jìn)行了比較詳細(xì)的分析,并闡述了每個模塊及QPSK調(diào)制的設(shè)計方案及實現(xiàn)模塊功能的程序流程。 3)在RS(204,188)編碼過程中,利用有限域常數(shù)乘法器的特點,對編碼器進(jìn)行了優(yōu)化,在很大程度上提高了編碼效率,卷積交織器部分采用RAM移位法,實現(xiàn)起來更為簡單且節(jié)省了FPGA器件內(nèi)部資源。 4)設(shè)計以Altera公司的QuartusⅡ為開發(fā)平臺,利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調(diào)制的硬件實現(xiàn),通過Verilog HDL描述和時序仿真來驗證算法的可行性,并給出系統(tǒng)設(shè)計中減少毛刺的方法,使系統(tǒng)更為穩(wěn)定。最終的系統(tǒng)仿真結(jié)果表明該系統(tǒng)工作穩(wěn)定,達(dá)到了DVB系統(tǒng)信道編碼設(shè)計的要求。

    標(biāo)簽: FPGA DVB

    上傳時間: 2013-06-26

    上傳用戶:allen-zhao123

  • 基于FPGA的DDC在頻譜儀中的設(shè)計.rar

    軟件無線電思想的出現(xiàn)帶來了接收機實現(xiàn)方式的革新。隨著近年來軟件無線電理論和應(yīng)用趨于成熟與完善,軟件無線電技術(shù)已經(jīng)被越來越廣泛地應(yīng)用于無線通信系統(tǒng)和電子測量測試儀器中。數(shù)字下變頻技術(shù)作為軟件無線電的核心技術(shù)之一,在頻譜分析儀中也得到了越來越普遍的應(yīng)用。 本人參與的手持式頻譜分析儀項目采用的是中頻數(shù)字化實現(xiàn)方式,可滿足輕巧,可重配置和低功耗的需求。數(shù)字化中頻的關(guān)鍵部件數(shù)字下變頻器DDC采用的是Intersil公司的ISL5216,這個器件和高性能FPGA共同組成手持頻譜儀的數(shù)字信號處理前端。這個數(shù)字前端就手持頻譜分析儀來說存在一定的局限性,ISL5216的信號處理帶寬單通道為1 MHz,4個通道級聯(lián)為3MHz,未能滿足譜儀分析帶寬日益增加的需求;系統(tǒng)集成度不高,ISL5216的功能要是集成到FPGA,可進(jìn)一步提高系統(tǒng)集成度,降低物料成本和系統(tǒng)功耗。基于以上兩個方面的考慮,現(xiàn)正以手持頻譜分析儀項目為依托,基于Xilinx Spartan3A-DSP系列FPGA實現(xiàn)高速高處理帶寬的DDC。 本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu),對完成各級數(shù)字信號處理所涉及的數(shù)字正交變換、CORDIC算法、CIC、HB、多相濾波等關(guān)鍵算法做了適當(dāng)介紹;然后介紹了當(dāng)前主流FPGA的數(shù)字信號處理特性和其內(nèi)部的DSP資源。接著詳細(xì)描述了數(shù)控振蕩器NCO、復(fù)數(shù)數(shù)字混頻器MIXER、5級CIC濾波器、5級HB濾波器和255階可編程FIR的設(shè)計和實現(xiàn),并對各個模塊的不同實現(xiàn)方式作了對比和仿真測試數(shù)據(jù)作了分析。最后介紹了所設(shè)計DDC在手持頻譜分析儀中的主要應(yīng)用。

    標(biāo)簽: FPGA DDC 頻譜儀

    上傳時間: 2013-04-24

    上傳用戶:a155166

  • 基于FPGA的RS255,223編解碼器的高速并行實現(xiàn).rar

    隨著信息時代的到來,用戶對數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經(jīng)信道傳輸后,到達(dá)接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(Reed—Solomon)碼是差錯控制領(lǐng)域中一類重要的線性分組碼,由于它編解碼結(jié)構(gòu)相對固定,性能強,不但可以糾正隨機差錯,而且對突發(fā)錯誤的糾錯能力也很強,被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中,以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計一款高性能的RS編解碼器不但具有很大的應(yīng)用意義,而且具有相當(dāng)大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行,接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu),本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴展,譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計了一種便于硬件實現(xiàn)的脈動關(guān)鍵方程求解結(jié)構(gòu),其他模塊均采用九倍并行實現(xiàn)。由于進(jìn)行了超前運算、流水線及并行處理,使編解碼的數(shù)據(jù)吞吐量大為提高,同時延時更小。 本論文設(shè)計了C++仿真平臺,并與HDL代碼結(jié)果進(jìn)行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗證以及靜態(tài)時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設(shè)計在滿足編解碼基本功能的基礎(chǔ)上,能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸,達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現(xiàn)方面的研究成果,具有通用性、可移植性,有一定的理論及經(jīng)濟價值。

    標(biāo)簽: FPGA 255 223

    上傳時間: 2013-04-24

    上傳用戶:思琦琦

  • 基于FPGA的數(shù)字信號處理算法研究與高效實現(xiàn).rar

    現(xiàn)代數(shù)字信號處理對實時性提出了很高的要求,當(dāng)最快的數(shù)字信號處理器(DSP)仍無法達(dá)到速度要求時,唯一的選擇是增加處理器的數(shù)目,或采用客戶定制的門陣列產(chǎn)品。隨著可編程邏輯器件技術(shù)的發(fā)展,具有強大并行處理能力的現(xiàn)場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優(yōu)勢。本文以此為背景,研究了基于FPGA的快速傅立葉變換、數(shù)字濾波、相關(guān)運算等數(shù)字信號處理算法的高效實現(xiàn)。 首先,針對圖像聲納實時性的要求和FPGA片內(nèi)資源的限制,設(shè)計了級聯(lián)和并行遞歸兩種結(jié)構(gòu)的FFT處理器。文中詳細(xì)討論了利用流水線技術(shù)和并行處理技術(shù)提高FFT處理器運算速度的方法,并針對蝶形運算的特點提出了一些優(yōu)化和改進(jìn)措施。 其次,分析了具有相同結(jié)構(gòu)的數(shù)字濾波和相關(guān)運算的特點,采用了有乘法器和無乘法器兩種結(jié)構(gòu)實現(xiàn)乘累加(MAC)運算。無乘法器結(jié)構(gòu)采用分布式算法(DA),將乘法運算轉(zhuǎn)化為FPGA易于實現(xiàn)的查表和移位累加操作,顯著提高了運算效率。此外,還對相關(guān)運算的時域多MAC方法及頻域FFT方法進(jìn)行了研究。 最后,完成了圖像聲納預(yù)處理模塊。在一片EP2S60上實現(xiàn)了對160路信號的接收、濾波、正交變換以及發(fā)送等處理。實驗表明,本論文所有算法均達(dá)到了設(shè)計要求。

    標(biāo)簽: FPGA 數(shù)字信號處理 算法研究

    上傳時間: 2013-06-09

    上傳用戶:zgu489

  • 地面數(shù)字電視廣播系統(tǒng)中SRRC濾波器及FFT處理器的設(shè)計與FPGA實現(xiàn).rar

    隨著人們對數(shù)字電視和數(shù)字視頻信息的需求越來越大,數(shù)字電視廣播在中國迅速的發(fā)展起來。近幾年,數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟,數(shù)字電視地面廣播(DTTB)傳輸標(biāo)準(zhǔn)也于2006年8月30號正式出臺。此標(biāo)準(zhǔn)技術(shù)是由我國多家單位聯(lián)合研究的,具有自主知識產(chǎn)權(quán)的數(shù)字地面電視傳輸標(biāo)準(zhǔn)。DTTB系統(tǒng)標(biāo)準(zhǔn)的研究與仿真,具有巨大的實用價值和廣闊的市場前景。 @@ 本文首先研究了地面數(shù)字電視廣播標(biāo)準(zhǔn)中平方根升余弦(SRRC)濾波器(滾降系數(shù)為0.05)的結(jié)構(gòu)設(shè)計,介紹了一種適合在FPGA中實現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設(shè)計中,以CSD數(shù)優(yōu)化濾波器系數(shù),并運用簡化加法器圖(Reduced Adder Graph,RAG)算法進(jìn)行改進(jìn),最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)采用的傳輸技術(shù)-OFDM的基本概念和技術(shù)特點,并研究了清華大學(xué)提出的DMB-T方案中TDS-OFDM信號幀的組成結(jié)構(gòu)以及相關(guān)原理。 @@ 最后,本文針對OFDM調(diào)制所需要的3780點FFT處理器進(jìn)行研究。為了保證OFDM信號的采樣率和時域?qū)ьl的采樣率相同,以達(dá)到較好的同步性能,采用了3780個正交子載波的設(shè)計方案。在實現(xiàn)過程中,分析比較了多種算法的計算復(fù)雜性,設(shè)計出在硬件實現(xiàn)復(fù)雜度上進(jìn)行優(yōu)化的3780點FFT處理器的數(shù)據(jù)流流水線算法。之后,通過定點仿真比較各模塊輸出的動態(tài)范圍和概率分布,設(shè)計出定點字長的優(yōu)化方案,并分析計算了這一處理器的輸出信噪比與內(nèi)部各模塊字長的關(guān)系,進(jìn)一步降低了硬件實現(xiàn)復(fù)雜性。 @@關(guān)鍵字:數(shù)字電視地面廣播傳輸(DTTB);平方根升余弦濾波器(SRRC);正交頻分復(fù)用調(diào)制(OFDM);快速傅立葉變換(FFT); 3780

    標(biāo)簽: SRRC FPGA FFT

    上傳時間: 2013-04-24

    上傳用戶:mdrd3080

  • 基于FPGA的PWMD類音頻功率放大器的設(shè)計.rar

    數(shù)字D類音頻放大器,也叫數(shù)字脈沖調(diào)制放大器,具有效率高,低電壓,低失真的特點,在低成本,高性能的消費類產(chǎn)品特別是便攜式設(shè)備中得到越來越廣泛的應(yīng)用。數(shù)字D類放大器包括數(shù)字脈沖寬度調(diào)制(PWM)和輸出級(含低通濾波器)兩個部分,數(shù)字PWM又包括兩個部分,采樣處理和脈沖產(chǎn)生。傳統(tǒng)的采樣處理算法運算復(fù)雜,硬件實現(xiàn)成本高,面積大,從而導(dǎo)致功耗也大,不適合當(dāng)今向低功耗發(fā)展的趨勢。 本文在傳統(tǒng)算法的基礎(chǔ)上提出了一種新的算法,該算法不包括乘法或者除法這些計算復(fù)雜和非常消耗硬件資源的單元,只含加法和減法運算。在推導(dǎo)出該算法的傅立葉表達(dá)式后,在MATLAB的simulink中建立系統(tǒng)模型進(jìn)行仿真以驗證算法的可行性,在輸入信號頻率為1kHZ,采樣頻率為48kHZ,電源電壓為10V,輸出負(fù)載為4Ω的條件下,得到的總諧波失真為0.12%,符合D類放大器的性能要求。本文還在基于Xilinx公司的Spartan-3系列FPGA的基礎(chǔ)上實現(xiàn)了該算法的電路結(jié)構(gòu),綜合結(jié)果表明,實現(xiàn)基于本文算法的數(shù)字D類音頻系統(tǒng)所需要的硬件資源大大減少,從而減少了功耗。 關(guān)鍵詞:D類放大器;脈沖寬度調(diào)制;采樣算法;數(shù)字音頻放大器;FPGA

    標(biāo)簽: FPGA PWMD 音頻功率放大器

    上傳時間: 2013-07-19

    上傳用戶:zhuoying119

  • OFDM無線局域網(wǎng)關(guān)鍵技術(shù)的FPGA實現(xiàn).rar

    無線局域網(wǎng)(WLAN)是未來移動通信系統(tǒng)的重要組成部分。由于擺脫了有線連接的束縛,無線局域網(wǎng)具有移動性好、成本低以及網(wǎng)絡(luò)傳輸故障少等諸多優(yōu)點,得到了越來越廣泛的發(fā)展與應(yīng)用。正交頻分復(fù)用(OFDM)技術(shù)具有抗多徑衰落,頻譜利用率高等優(yōu)點,特別適合于無線環(huán)境下的高速數(shù)據(jù)傳輸,是高速無線局域網(wǎng)的首選技術(shù)之一。從IEEE802.11a,IEEE802.11g到IEEE802.1n都是以O(shè)FDM為基礎(chǔ)。隨著OFDM技術(shù)的普及以及下一代通信技術(shù)對OFDM的青睞,研究與實現(xiàn)應(yīng)用于無線局域網(wǎng)的OFDM關(guān)鍵技術(shù)具有一定的意義。 本文首先介紹了WLAN的基本概念及相關(guān)協(xié)議標(biāo)準(zhǔn)和OFDM系統(tǒng)的工作原理,并描述了基于IEEE802,11a和IEEE802.11n標(biāo)準(zhǔn)的OFDM系統(tǒng)的數(shù)據(jù)幀結(jié)構(gòu)以及系統(tǒng)參數(shù)。文中對OFDM傳輸系統(tǒng)的關(guān)鍵算法進(jìn)行了詳細(xì)的研究。然后以Xilinx公司的ISE10.1為軟件平臺,利用VHDL描述的方式,并以FPGA(現(xiàn)場可編程門陣列)芯片SPARTAN-3E為硬件平臺,研究實現(xiàn)了適用于IEEE802.11a和IEEE802.11n的64點16bits復(fù)數(shù)塊浮點結(jié)構(gòu)的FFT模塊,(2,1,7)卷積編碼和維特比譯碼模塊,以及分組檢測和符號定時模塊,并進(jìn)行了仿真、綜合、下載驗證等工作。

    標(biāo)簽: OFDM FPGA 無線局域網(wǎng)

    上傳時間: 2013-06-25

    上傳用戶:cee16

主站蜘蛛池模板: 余江县| 洪泽县| 仙游县| 瓮安县| 莎车县| 宁强县| 惠来县| 曲靖市| 塔河县| 雅安市| 楚雄市| 南昌县| 香港 | 三门峡市| 高平市| 武邑县| 新巴尔虎左旗| 响水县| 泰安市| 葵青区| 临夏县| 贡嘎县| 虎林市| 班玛县| 吴忠市| 天峻县| 工布江达县| 冀州市| 凤城市| 开封县| 神农架林区| 仁布县| 白城市| 江陵县| 射阳县| 喜德县| 都匀市| 七台河市| 吉木萨尔县| 开平市| 余干县|