本文提出了一種基于USB和FPGA的高性能數據采集模塊USB12016(USB總線,A/D垂直分辨率為12位,存儲容量為16兆)的軟硬件設計與實現方法。該數據采集卡包括模擬輸入、A/D轉換、數據緩存、FPGA控制電路和USB總線接口等,在一張卡上實現了8通道模擬信號調理、采集、處理,并可實現多卡同步觸發采集,具有高精度,低噪聲,低失真和測試信號范圍寬的特點。USB12016配有系統驅動控制程序軟件,在Windows9X/2000版本的操作平臺下運行,控制面板完全是虛擬儀器軟面板,圖形化界面十分友好。USB12016是USB接口技術、FPGA技術和嵌入式技術融為一體的結晶,已成功應用于軍事測控領域。
上傳時間: 2013-06-12
上傳用戶:CETM008
高性能ADC產品的出現,給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化,減少了單個ADC的平均測試時間,從而降低ADC測試成本。 本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上,總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法,并對2個ADC在不同樣本數條件下進行并行測試。 通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統,完成音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent 33220A任意信號發生器提供模擬激勵信號,共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道,并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊,并行地實現了ADC參數的評估算法。 在樣本數分別為128和4096的實驗條件下,對WM8731L片內2個被測.ADC并行地進行參數評估,被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明,通過在FPGA內配置2個獨立的參數計算模塊,可并行地實現對2個相同ADC的參數評估,減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制,就可實現多個被測ADC在同一時刻并行地被評估,配置靈活?;贔PGA的ADC并行測試方法易于實現,具有可行性,但由于噪聲的影響,測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。 關鍵詞:ADC測試;并行;參數評估;FPGA;FFT
上傳時間: 2013-07-11
上傳用戶:tdyoung
自20世紀80年代以來,正交頻分復用技術不但在廣播式數字音頻和視頻領域得到廣泛的應用,而且已經成為無線局域網標準(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高,成本低等原因越來越受到人們的關注。隨著人們對通信數據化、寬帶化、個人化和移動化需求的增強,OFDM技術在綜合無線接入領域將會獲得越來越廣泛的應用。人們開始集中越來越多的精力開發OFDM技術在移動通信領域的應用,本文也是基于無線通信平臺上的OFDM技術的運用。 本文的所有內容都是建立在空地數據無線通信系統下行鏈路FPGA實現基礎上的。本文作者的主要工作集中在鏈路接收端的FPGA實現和調試上。主要包括幀同步(時間同步)算法的研究與設計、OFDM頻率同步算法的研究與設計以及同步模塊、OFDM解調模塊、QAM解調模塊的FPGA實現。最終實現高速數字圖像傳輸系統下行鏈路在無線環境中連通。 對于無線移動通信系統而言,多普勒頻移、收發設備的本地載頻偏差均可能破壞OFDM系統子載波之間的正交性,從而導致ICI,影響系統性能。另外,由于OFDM系統大多采用IFFT/FFT實現調制解調,因此在接收方確定FFT的起點對數據的正確解調也至關重要。同步技術即是針對系統中存在的定時偏差、頻率偏差進行定時、頻偏的估計與補償,來減少各種同步偏差對系統性能的影響。在OFDM實現的關鍵技術中,同步技術是十分重要的一部分。本文花費了三個章節闡述了同步技術的原理、算法和實現方法。 目前OFDM系統的載波同步方案,可以歸納為三大類:輔助數據類,盲估計類和基于循環前綴的半盲估計類。本文首先分析了各種載波同步方案的優缺點,并舉例說明了各個載波同步方式的實現方法。然后具體闡述了本文在FPGA平臺上實現的OFDM接收端同步的同步方式,包括其具體算法和FPGA實現結構。本文所采用的幀同步和頻率同步方案都是采用輔助數據類的,在闡述其具體算法的同時對算法在不同參數和不同形式下的性能做出了仿真對比分析。 OFDM的解調采用FFT算法,在FPGA上的實現是十分方便的。本文主要闡述其實現結構,重點放在提取有效數據部分有效數據位置的推導過程。最后介紹了本文實現QAM軟解調的解調方法。 本文闡述算法采用先提出原理,然后給出具體公式,再根據公式中的系數和變量分析算法性能的方式。在闡述實現方式時首先給出實現框圖,然后對框圖中比較重要或者復雜的部分進行詳細闡述。在介紹完每個模塊實現方式之后給出了仿真或者上板結果,最后再給出整體測試結果。
上傳時間: 2013-06-26
上傳用戶:希醬大魔王
數字圖像通信的最廣泛的應用就是數字電視廣播系統,與以往的模擬電視業務相比,數字電視在節省頻譜資源、提高節目質量方面帶來了一場新的革命,而與此對應的DVB(Digital Video Broadcasting)標準的建立更是加速了數字電視廣播系統的大規模應用。DVB標準選定MPEG—2標準作為音頻及視頻的編碼壓縮方式,隨后對MPEG—2碼流進行打包形成TS流(transport stream),進行多個傳輸流復用,最后通過不同媒介進行傳輸。在DVB標準的傳輸系統中,無論是衛星傳輸,電纜傳輸還是地面傳輸,為了保障圖像質量,使數字節目在傳輸過程中避免出現因受到各種信道噪聲干擾而出現失真的現象,都采用了信道編碼的方式來保護傳輸數據。信道編碼是數字通信系統中一個必需的、重要的環節。 信道編碼設計方案的優劣決定了DVB系統的成功與否,本文重點研究了DVB系統中的信道編碼算法及其FPGA實現方案,主要進行了如下幾項工作: 1)介紹了DVB系統信道編碼的基本概念及特點,深入研究了DVB標準中信道編碼部分的關鍵技術,并針對每個信道編碼模塊進行工作原理分析、算法分析。 2)根據DVB信道編碼的特點,重點對信道編碼中四個模塊,包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實現算法進行了比較詳細的分析,并闡述了每個模塊及QPSK調制的設計方案及實現模塊功能的程序流程。 3)在RS(204,188)編碼過程中,利用有限域常數乘法器的特點,對編碼器進行了優化,在很大程度上提高了編碼效率,卷積交織器部分采用RAM移位法,實現起來更為簡單且節省了FPGA器件內部資源。 4)設計以Altera公司的QuartusⅡ為開發平臺,利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調制的硬件實現,通過Verilog HDL描述和時序仿真來驗證算法的可行性,并給出系統設計中減少毛刺的方法,使系統更為穩定。最終的系統仿真結果表明該系統工作穩定,達到了DVB系統信道編碼設計的要求。
上傳時間: 2013-06-26
上傳用戶:allen-zhao123
軟件無線電思想的出現帶來了接收機實現方式的革新。隨著近年來軟件無線電理論和應用趨于成熟與完善,軟件無線電技術已經被越來越廣泛地應用于無線通信系統和電子測量測試儀器中。數字下變頻技術作為軟件無線電的核心技術之一,在頻譜分析儀中也得到了越來越普遍的應用。 本人參與的手持式頻譜分析儀項目采用的是中頻數字化實現方式,可滿足輕巧,可重配置和低功耗的需求。數字化中頻的關鍵部件數字下變頻器DDC采用的是Intersil公司的ISL5216,這個器件和高性能FPGA共同組成手持頻譜儀的數字信號處理前端。這個數字前端就手持頻譜分析儀來說存在一定的局限性,ISL5216的信號處理帶寬單通道為1 MHz,4個通道級聯為3MHz,未能滿足譜儀分析帶寬日益增加的需求;系統集成度不高,ISL5216的功能要是集成到FPGA,可進一步提高系統集成度,降低物料成本和系統功耗?;谝陨蟽蓚€方面的考慮,現正以手持頻譜分析儀項目為依托,基于Xilinx Spartan3A-DSP系列FPGA實現高速高處理帶寬的DDC。 本論文首先描述了數字下變頻基本理論和結構,對完成各級數字信號處理所涉及的數字正交變換、CORDIC算法、CIC、HB、多相濾波等關鍵算法做了適當介紹;然后介紹了當前主流FPGA的數字信號處理特性和其內部的DSP資源。接著詳細描述了數控振蕩器NCO、復數數字混頻器MIXER、5級CIC濾波器、5級HB濾波器和255階可編程FIR的設計和實現,并對各個模塊的不同實現方式作了對比和仿真測試數據作了分析。最后介紹了所設計DDC在手持頻譜分析儀中的主要應用。
上傳時間: 2013-04-24
上傳用戶:a155166
隨著信息時代的到來,用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經信道傳輸后,到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(Reed—Solomon)碼是差錯控制領域中一類重要的線性分組碼,由于它編解碼結構相對固定,性能強,不但可以糾正隨機差錯,而且對突發錯誤的糾錯能力也很強,被廣泛應用在數字通信、數據存儲系統中,以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義,而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行,接著介紹了有限域的有關理論?;赗S碼傳統的單倍結構,本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展,譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構,其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理,使編解碼的數據吞吐量大為提高,同時延時更小。 本論文設計了C++仿真平臺,并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設計在滿足編解碼基本功能的基礎上,能夠實現數據的高吞吐量和低延時傳輸,達到性能指標要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現方面的研究成果,具有通用性、可移植性,有一定的理論及經濟價值。
上傳時間: 2013-04-24
上傳用戶:思琦琦
現代數字信號處理對實時性提出了很高的要求,當最快的數字信號處理器(DSP)仍無法達到速度要求時,唯一的選擇是增加處理器的數目,或采用客戶定制的門陣列產品。隨著可編程邏輯器件技術的發展,具有強大并行處理能力的現場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優勢。本文以此為背景,研究了基于FPGA的快速傅立葉變換、數字濾波、相關運算等數字信號處理算法的高效實現。 首先,針對圖像聲納實時性的要求和FPGA片內資源的限制,設計了級聯和并行遞歸兩種結構的FFT處理器。文中詳細討論了利用流水線技術和并行處理技術提高FFT處理器運算速度的方法,并針對蝶形運算的特點提出了一些優化和改進措施。 其次,分析了具有相同結構的數字濾波和相關運算的特點,采用了有乘法器和無乘法器兩種結構實現乘累加(MAC)運算。無乘法器結構采用分布式算法(DA),將乘法運算轉化為FPGA易于實現的查表和移位累加操作,顯著提高了運算效率。此外,還對相關運算的時域多MAC方法及頻域FFT方法進行了研究。 最后,完成了圖像聲納預處理模塊。在一片EP2S60上實現了對160路信號的接收、濾波、正交變換以及發送等處理。實驗表明,本論文所有算法均達到了設計要求。
上傳時間: 2013-06-09
上傳用戶:zgu489
隨著人們對數字電視和數字視頻信息的需求越來越大,數字電視廣播在中國迅速的發展起來。近幾年,數字電視傳輸系統技術逐漸成熟,數字電視地面廣播(DTTB)傳輸標準也于2006年8月30號正式出臺。此標準技術是由我國多家單位聯合研究的,具有自主知識產權的數字地面電視傳輸標準。DTTB系統標準的研究與仿真,具有巨大的實用價值和廣闊的市場前景。 @@ 本文首先研究了地面數字電視廣播標準中平方根升余弦(SRRC)濾波器(滾降系數為0.05)的結構設計,介紹了一種適合在FPGA中實現的高階高速FIR濾波器的并行流水線結構。在本設計中,以CSD數優化濾波器系數,并運用簡化加法器圖(Reduced Adder Graph,RAG)算法進行改進,最后采用并行處理的轉置型流水線結構實現。 @@ 接著研究數字電視地面傳輸標準采用的傳輸技術-OFDM的基本概念和技術特點,并研究了清華大學提出的DMB-T方案中TDS-OFDM信號幀的組成結構以及相關原理。 @@ 最后,本文針對OFDM調制所需要的3780點FFT處理器進行研究。為了保證OFDM信號的采樣率和時域導頻的采樣率相同,以達到較好的同步性能,采用了3780個正交子載波的設計方案。在實現過程中,分析比較了多種算法的計算復雜性,設計出在硬件實現復雜度上進行優化的3780點FFT處理器的數據流流水線算法。之后,通過定點仿真比較各模塊輸出的動態范圍和概率分布,設計出定點字長的優化方案,并分析計算了這一處理器的輸出信噪比與內部各模塊字長的關系,進一步降低了硬件實現復雜性。 @@關鍵字:數字電視地面廣播傳輸(DTTB);平方根升余弦濾波器(SRRC);正交頻分復用調制(OFDM);快速傅立葉變換(FFT); 3780
上傳時間: 2013-04-24
上傳用戶:mdrd3080
數字D類音頻放大器,也叫數字脈沖調制放大器,具有效率高,低電壓,低失真的特點,在低成本,高性能的消費類產品特別是便攜式設備中得到越來越廣泛的應用。數字D類放大器包括數字脈沖寬度調制(PWM)和輸出級(含低通濾波器)兩個部分,數字PWM又包括兩個部分,采樣處理和脈沖產生。傳統的采樣處理算法運算復雜,硬件實現成本高,面積大,從而導致功耗也大,不適合當今向低功耗發展的趨勢。 本文在傳統算法的基礎上提出了一種新的算法,該算法不包括乘法或者除法這些計算復雜和非常消耗硬件資源的單元,只含加法和減法運算。在推導出該算法的傅立葉表達式后,在MATLAB的simulink中建立系統模型進行仿真以驗證算法的可行性,在輸入信號頻率為1kHZ,采樣頻率為48kHZ,電源電壓為10V,輸出負載為4Ω的條件下,得到的總諧波失真為0.12%,符合D類放大器的性能要求。本文還在基于Xilinx公司的Spartan-3系列FPGA的基礎上實現了該算法的電路結構,綜合結果表明,實現基于本文算法的數字D類音頻系統所需要的硬件資源大大減少,從而減少了功耗。 關鍵詞:D類放大器;脈沖寬度調制;采樣算法;數字音頻放大器;FPGA
上傳時間: 2013-07-19
上傳用戶:zhuoying119
無線局域網(WLAN)是未來移動通信系統的重要組成部分。由于擺脫了有線連接的束縛,無線局域網具有移動性好、成本低以及網絡傳輸故障少等諸多優點,得到了越來越廣泛的發展與應用。正交頻分復用(OFDM)技術具有抗多徑衰落,頻譜利用率高等優點,特別適合于無線環境下的高速數據傳輸,是高速無線局域網的首選技術之一。從IEEE802.11a,IEEE802.11g到IEEE802.1n都是以OFDM為基礎。隨著OFDM技術的普及以及下一代通信技術對OFDM的青睞,研究與實現應用于無線局域網的OFDM關鍵技術具有一定的意義。 本文首先介紹了WLAN的基本概念及相關協議標準和OFDM系統的工作原理,并描述了基于IEEE802,11a和IEEE802.11n標準的OFDM系統的數據幀結構以及系統參數。文中對OFDM傳輸系統的關鍵算法進行了詳細的研究。然后以Xilinx公司的ISE10.1為軟件平臺,利用VHDL描述的方式,并以FPGA(現場可編程門陣列)芯片SPARTAN-3E為硬件平臺,研究實現了適用于IEEE802.11a和IEEE802.11n的64點16bits復數塊浮點結構的FFT模塊,(2,1,7)卷積編碼和維特比譯碼模塊,以及分組檢測和符號定時模塊,并進行了仿真、綜合、下載驗證等工作。
上傳時間: 2013-06-25
上傳用戶:cee16