條碼技術是隨通信技術，計算機技術的發展應運而生的自動識別技術的一種。根據二進制編碼規則對應形成的由對光反映率不同的條、空組成的圖形，經光電掃描識讀器掃描，將采集的信息經處理器進行處理，從而達到自動識別的目的。條碼技術自出現以來，得到了人們的普遍關注，發展十分迅速，已廣泛用于交通運輸、商業、醫療衛生、制造業、倉儲業、郵電業等領域，極大的提高了數據采集和信息處理的速度，提高了工作效率，并為管理的科學化、信息化和現代化作出了貢獻。目前常用的是一維條碼，但一維條碼最大的弱點就是表征的信息量是有限的，需要依賴外部數據庫支持，離開這個數據庫條碼本身就沒有意義了。二維條碼克服了這一弱點，它是在一維條碼基礎上形成的高密度、高信息量的條碼，可以將大量信息在小區域內編碼，它本身就是一個完整的數據文件，是實現證件、卡片等信息存儲、攜帶并可以通過機器自動識讀的理想方法。 本課題采用流行的嵌入式技術，采用S3C44BOX作為二維條碼PDF417識別器的數據采集終端，該終端內嵌μC/OS-Ⅱ操作系統，將應用分解成多任務，簡化了應用系統軟件設計；使控制系統的實時性得到了保證，提高了系統的可靠性和穩定性；同時也增強了系統的可擴展性和產品開發的可延續性。 本課題的主要任務是PDF417(Portable Data File)二維條碼圖像的識別。先由掃描儀或照相機獲取二維條碼的原始圖像，再由PC(Personal Computer)計算機中的圖象處理程序對圖象數據進行處理，然后在條碼中定位單個碼字符號的圖像，利用算法識別出單個碼字符號。本文在條碼圖像的預處理方面進行了算法改進，取得了較好的成果，能夠有效的去掉干擾噪聲和圖像定位。通過實驗結果表明：本課題研究的二維條碼識別系統是比較令人滿意的。
上傳時間： 2013-08-01
上傳用戶：caiiicc
現代噴氣織機以其高速、高性能等優勢，占據了無梭織機的大部分市場，并成為最有發展前景的一種織機。送經、卷取機構是織機控制系統的重要組成部分，其對經紗張力的控制精度已成為評定織機質量的重要技術指標。因此，提高和改善噴氣織機的電子送經和卷取控制系統的性能非常必要，而且，開發具有高速、高精度的獨立電子送經和卷取控制模塊具有廣闊的應用前景。 本課題研究開發了一款獨立的電子送經和卷取控制模塊，通過人機界面或CAN通訊對該控制系統所需參數進行設置，使其可以根據參數設置應用于不同型號的噴氣織機。通過對系統的控制分析，本課題主要從硬件電路設計、軟件控制及張力控制算法三個方面進行研究。 首先，通過對噴氣織機的性能要求及控制器結構與性能的綜合考慮，系統采用以高速ARM7TDMI為內核的低功耗微處理器LPC2294作為系統控制器，該控制器不僅速度快、性能穩定，而且其豐富的外圍模塊大大簡化了硬件電路的設計。硬件電路設計采用模塊化設計方法，主要功能模塊包括嵌入式最小系統模塊、主軸編碼器采集模塊、張力采集模塊、電機控制模塊、通訊模塊、人機界面模塊、輸入輸出信號模塊等。根據系統需要，對各個模塊的控制器件進行選取，并設計出各個模塊的接口電路。最后，為了提高系統的穩定性和可靠性，在硬件電路設計中采取了隔離、去耦等硬件抗干擾措施。 在軟件設計方面，系統采用嵌入式實時操作系統μC/OS-II，便于系統升級和維護。在系統硬件平臺的基礎上，根據設計要求對操作系統內核進行剪裁和移植，并對系統時鐘節拍進行修改。結合硬件電路及系統控制要求，對系統啟動代碼進行修改；并根據系統對各個功能模塊控制的時效性要求，對系統任務進行合理規劃。為了說明系統采用該RTOS的可行性，對實時性要求最高的張力采集任務進行了實時性分析。對CAN通訊協議進行制定和編程實現，并對I2C、CAN和LCD驅動程序進行開發，另外，對每個任務的功能及控制流程和任務間及任務與中斷間的信息通訊進行了說明。系統在軟件方面也采用了一定的抗干擾技術，對硬件抗干擾進行補充。 最后，針對經紗張力的非線性和滯后性等復雜特性，對張力調節采用模糊參數自整定PID控制算法，設計出張力模糊參數自整定PID控制器。并在Matlab及Simulink工具下，對PID控制器下的張力算法及模糊參數自整定PID控制器下的張力算法進行仿真研究。而且對張力模糊PID控制算法在LPC2294中的實現進行了說明。關鍵詞：ARM； μC/OS-II；噴氣織機；送經卷取；模糊PID
上傳時間： 2013-06-11
上傳用戶：ivan-mtk
三相spwm信號是由高頻載波和三相調 制波比較而得的，三相svpwm信號也可理解為由高頻載波和三相調制波比較而得，區別是前者的三相調制波是三相對稱的正弦波，后者的三相調制波是三相對稱的馬鞍形波，馬鞍形波由正弦波和一定幅值的三次諧波復合而成。但令人回味的是，svpwm的最初出現和發展卻和以上思路大相徑庭，其完全從空間矢量的角度出發，后來人們才發現svpwm和spwm的以上淵源[1]。至今svpwm已在三相或多相逆變器中得以廣泛應用，其原因有兩個，一是采用svpwm的逆變器輸出相電壓中的基波含量高于采用spwm的逆變器[2][3]，二是dsp的快速運算能力可以實時計算開關時間。但在實際應用svpwm時，往往對以下問題感到疑惑：svpwm算法的推導、開關向量的選擇、dsp的實現、逆變器輸出相電壓有效值的大小。本文的內容將有助這些疑惑的解決，更靈活地應用svpwm算法。
上傳時間： 2013-06-05
上傳用戶：851197153
目前，織機向著高速化、智能化方向發展，無梭織機也越來越占主導地位，開發中高檔織機控制系統是當前紡織機械領域的重要課題。織機的電子送經和卷取控制系統是中高檔織機控制的關鍵技術之一，同時它也是無梭織機優越于有梭織機的重要特征之一，因此研究送經和卷取控制系統具有重要意義。 本文研究的內容是織機的送經和卷取控制系統，主要目的是保證織機在織造過程中紗線張力的動態穩定。主要工作如下： （1）在分析送經卷取系統原理和功能的基礎上，提出了一種用較低成本完成所需控制功能的解決方案——以ARM嵌入式處理器S3C44B0為中心構建硬件平臺，以嵌入式操作系統uClinux為基礎構建軟件平臺。 （2）利用嵌入式處理器S3C44B0豐富的硬件資源，對電子送經卷取控制系統進行硬件設計：包括以S3C44B0為核心的最小系統電路的設計、與上位機通訊接口電路的設計、經紗張力檢測與采樣電路的設計、伺服電機驅動接口電路的設計和編碼器接口電路的設計等． （3）利用嵌入式操作系統uClinux高實時、多任務等優點，對電子送經卷取控制系統進行軟件設計： ●在分析uClinux系統的特點和功能的基礎上，完成了在硬件電路板上的移植； ●在分析系統引導程序功能的基礎上，完成了Boot Loader的設計； ●完成了系統設備驅動程序的設計：包括串口驅動程序設計、A/D驅動程序的設計和IIC驅動程序的設計等； ●在對織機工藝了解的基礎上，以模塊化的思想完成了系統應用程序的設計：包括張力傳感器數據采集模塊、控制算法模塊和通訊模塊等； （4）詳細介紹了整個控制系統的調試過程。 本文設計的系統能使控制的經紗張力恒定，反應快速，控制精度高，很好地解決了開車痕等問題，能滿足中高檔織機的要求，具有實際應用價值。
上傳時間： 2013-04-24
上傳用戶：athjac
較高性能的永磁同步電機矢量控制系統需要實時更新電機參數，文章中采用一種在線辨識永磁同步電機參數的方法。這種基于最小二乘法參數辨識方法是在轉子同步旋轉坐標系下進行的，通過MATLAB/SIMULINK對基于最小二乘法的永磁同步電機參數辨識進行了仿真，仿真結果表明這種電機參數辨識方法能夠實時、準確地更新電機控制參數。 關鍵詞：永磁同步電機;參數辨識;最小二乘法
上傳時間： 2013-06-06
上傳用戶：685
JPEG2000是新一代圖像壓縮標準,JPEG2000與傳統JPEG最大的不同,在于它放棄了JPEG所采用的以離散余弦變換(Discrete Cosine Transform)為主的區塊編碼方式,而采用以小波轉換(Wavelet Transform)為主的多解析編碼方式.離散小波變換算法是現代譜分析工具,在圖像處理與圖像分析領域正得到越來越廣泛的應用.由于JPEG2000標準具有復雜的算法,全部用軟件來實現將會占用很大的處理器時間開銷和內存開銷,尤其對于實時圖像傳輸和處理系統,因而用硬件電路來實現JPEG2000標準的部分或全部,就具有重要的意義,本課題的目的就是用硬件電路來實現JPEG2000標準中的離散小波變換部分,論文研究的主要工作就是設計了一個符合JPEG2000標準的、高性能的多級二維離散小波變換的硬件電路.論文研究的內容主要分為兩部分,第一部分首先分析了JPEG2000標準和離散小波變換的原理,重點研究了離散小波變換的快速算法,包括第一代小波變換所采用的卷積算法和第二代小波變換所采用的提升算法,然后具體分析了離散小波變換在JPEG2000中的具體實現.論文第二部分對兩種離散小波變換快速算法的硬件實現進行了比較,并選擇卷積濾波算法作為硬件實現的對象,并采用Daubechies9/7小波基.然后具體設計了離散小波變換的各個模塊,所有的模塊都是有硬件描述語言(Verilog HDL)來實現,經過仿真和邏輯綜合,在一塊自行設計的FPGA開發板上進行了驗證.仿真和驗證的結果表明了該小波變換的硬件電路符合JPEG2000標準,具有較高的速度和信噪比.
上傳時間： 2013-04-24
上傳用戶：h886166
二次雷達(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識別(Identification Friend or Foe)系統中的關鍵部分,由于這兩個應用領域都要求很高的可靠性和穩定性,因此,二次雷達一直是國內外雷達信號處理領域的研究熱點.傳統的機載二次雷達應答器普遍采用中小規模集成電路和分立元件設計,其穩定性和可靠性差,實時處理能力也很有限,無法完成高密度、大容量的應答.針對這些缺陷,本論文提出一種全新的應答數字信號處理器硬件結構,即FPGA+DSP的混合結構.這種硬件體系結構的特點是可靠性高,集成度高,通用性強,適于模塊化設計,處理速度快,能實時處理多個應答信號,以及進行置信度分析和生成報表.此項目中,本文作者主要負責FPGA部分硬件設計.FPGA主要完成雙通道數據采集、產生視頻信號和旁瓣抑制信號、計算當前飛機相對本地接收天線的方位和距離、與DSP實時交換數據、上傳報表等功能.論文詳細分析了接收機信號處理算法在FPGA中的硬件實現方案,在提高系統可靠性、堅固性以及FPGA資源的合理利用方面做了深入的探討.同時給出不同層次關鍵模塊的HDL實現及其時序仿真結果.
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
該論文介紹二次雷達的基本概念、發展歷史、工作流程和運作機理以及單脈沖二次雷達的系統原理,并且對傳統的單脈沖二次雷達應答信號處理器的硬件結構進行改進,提出一種全新的應答處理器硬件結構,即FPGA+DSP的混合結構.這種硬件結構的特點是結構靈活,有較強的通用性.該論文圍繞FPGA+DSP這種數字信號處理的硬件結構,闡述了它在單脈沖二次雷達應答數字信號處理器中的應用,使用VHDL語言設計FPGA程序,并且給出主要模塊的仿真結果.FPGA主要完成距離計數、方位計數、脈沖分解、產生應答數據送給DSP、與PC104交換報表等功能.長時間的成功試驗表明,基于FPGA和DSP技術的二次雷達應答信號處理器在3毫秒內可以同時處理四個重疊應答,計算所接收的每一個脈沖的到達方向,得到真實脈沖并且給出脈沖置信度.系統達到了預期的目的.該課題的另外一個重要意義是對傳統的二次監視雷達應答信號處理器進行了改進,使單脈沖二次雷達系統的應答處理能力在可靠性、穩定性和系統精度三個方面有質的飛躍.
上傳時間： 2013-04-24
上傳用戶：gokk
卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素，在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數據采用了二比特四電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式，和全并行的設計相比，在滿足譯碼速度的同時，節約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優化了系統的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺，采用Modelsim仿真器對設計進行了功能仿真，結果完全正確。同時提出了一種在被測設計內部插入監視器的調試方法，巧妙地利用了Matlab算法仿真程序的輸出結果，提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試，最大運行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較，比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間： 2013-07-23
上傳用戶：葉山豪
數字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據香農信息理論，只要使Es/N0足夠大，就可以達到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現最佳譯碼與準最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統，作為包括WCDMA，CDMA2000和TD-SCDMA在內的信道編碼的標準方案。 本文研究了CDMA2000業務通道中的幀結構，對CDMA2000系統中的卷積碼特性及維特比譯碼的性能限進行了分析，并基于MATLAB平臺做了相應的譯碼性能仿真。我們設計了一種可用于CDMA2000通信系統的通用、高速維特比譯碼器。該譯碼器在設計上具有以下創新之處：(1)采用通用碼表結構，支持可變碼率；幀控制模塊和頻率控制器模塊的設計中采用計數器、定時器等器件實現了可變幀長、可變數據速率的數據幀處理方式。(2)結合流水線結構思想，利用四個ACS模塊并行運行，加快數據處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結構進行優化，防止數據讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護處理策略。我們還將設計結果在APEXEP20K30E芯片上進行了硬件實現。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統時鐘下，內部最高譯碼速度可達625kbps。本文所提出的維特比譯碼器硬件結構具有很強的通用性和高速性，可以方便地應用于CDMA2000移動通信系統。
上傳時間： 2013-06-24
上傳用戶：lingduhanya
