隨著電子設(shè)備的迅猛發(fā)展，“讓全部設(shè)備接入網(wǎng)絡(luò)”已經(jīng)成為一種發(fā)展趨勢(shì)。通過(guò)嵌入式串口服務(wù)器，可以讓現(xiàn)有的串行設(shè)備擁有聯(lián)網(wǎng)功能，避免了投資大量人力、物力，有利于對(duì)傳統(tǒng)串行設(shè)備進(jìn)行更換或者升級(jí)。 本文設(shè)計(jì)的串口服務(wù)器采用嵌入式處理器和Linux操作系統(tǒng)，把現(xiàn)有的基于串行接口的數(shù)據(jù)轉(zhuǎn)化成以太網(wǎng)數(shù)據(jù)，然后進(jìn)行數(shù)據(jù)存取，將傳統(tǒng)的串行數(shù)據(jù)送往網(wǎng)絡(luò)。 論文主要研究了以下內(nèi)容： 第一，在研究串口服務(wù)器網(wǎng)關(guān)工作機(jī)理的基礎(chǔ)上，分析高性能串口網(wǎng)絡(luò)服務(wù)器的功能需求。 第二，基于AT91ARM9200微處理器及LXT971ALE網(wǎng)絡(luò)接口芯片等構(gòu)建嵌入式系統(tǒng)，完成RS232-TCP/IP轉(zhuǎn)換網(wǎng)關(guān)的軟硬件設(shè)計(jì)，實(shí)現(xiàn)最多32路串行終端同時(shí)接入以太網(wǎng)的高性能串口服務(wù)器。 第三，在RH Linux 9.0為ARM處理器提供的交叉開(kāi)發(fā)工具下移植Linux，為嵌入式串口服務(wù)器設(shè)計(jì)服務(wù)器端與客戶端工作模式，同時(shí)設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)參數(shù)的在線配置功能。 第四，在客戶端和服務(wù)器端分別設(shè)計(jì)串口服務(wù)器的基本API函數(shù)，為系統(tǒng)二次開(kāi)發(fā)打下良好的基礎(chǔ)。
標(biāo)簽： ARM 嵌入式 多串口 網(wǎng)絡(luò)服務(wù)器
上傳時(shí)間： 2013-04-24
上傳用戶：mqien
在以單片機(jī)為核心的多級(jí)分布式系統(tǒng)中，常常需要擴(kuò)展單片機(jī)的串行通信口，本文分別介紹了基于SP2538 專用串行口擴(kuò)展芯片及Intel8251 的兩種串行口擴(kuò)展方法，并給出了實(shí)際的硬件電路原理及相應(yīng)的通信
標(biāo)簽： 51單片機(jī) 串行口 擴(kuò)展方法
上傳時(shí)間： 2013-08-01
上傳用戶：15679277906
隨著生活水平的提高，人們對(duì)環(huán)境的要求越來(lái)越高，如何獲取實(shí)時(shí)、可靠的環(huán)境數(shù)據(jù)已經(jīng)成為一個(gè)迫在眉睫的問(wèn)題，特別是在人跡罕至的地方或者危險(xiǎn)區(qū)域，傳統(tǒng)的環(huán)境監(jiān)測(cè)手段已經(jīng)無(wú)法滿足需要。無(wú)線傳感器網(wǎng)絡(luò)具有低功耗、自組織、可靠性高等優(yōu)點(diǎn)，非常適合野外環(huán)境監(jiān)測(cè)。 本文介紹了環(huán)境監(jiān)測(cè)無(wú)線傳感器網(wǎng)絡(luò)中的網(wǎng)關(guān)設(shè)計(jì)。從低功耗和可靠性出發(fā)，網(wǎng)關(guān)的ZigBee通信模塊采用CC2430，負(fù)責(zé)組建管理無(wú)線環(huán)境監(jiān)測(cè)網(wǎng)；GPRS模塊采用TC35，實(shí)現(xiàn)了環(huán)境監(jiān)測(cè)網(wǎng)絡(luò)與監(jiān)控系統(tǒng)的無(wú)線數(shù)據(jù)傳輸；主控制器采用嵌入式處理器LPC2210，通過(guò)與ZigBee模塊和GPRS模塊的通信，實(shí)現(xiàn)兩種網(wǎng)絡(luò)的協(xié)議轉(zhuǎn)換。在硬件設(shè)計(jì)方面，介紹了主控制器模塊的電源電路、串口電路、存儲(chǔ)器電路、人機(jī)交互電路、與ZigBee通信模塊的接口設(shè)計(jì)、與GPRS模塊接口設(shè)計(jì)；在軟件設(shè)計(jì)方面，提出了基于需時(shí)中斷的軟件設(shè)計(jì)方法，移植了μC/OS-II操作系統(tǒng)，設(shè)計(jì)了串口驅(qū)動(dòng)、ARM與ZigBee通信、ARM發(fā)送短消息、人機(jī)交互以及監(jiān)控中心軟件等；對(duì)ZigBee網(wǎng)絡(luò)中的組網(wǎng)、數(shù)據(jù)傳輸?shù)冗M(jìn)行了研究，設(shè)計(jì)了星型無(wú)線傳感器網(wǎng)絡(luò)，介紹了系統(tǒng)的測(cè)試情況。結(jié)果表明，星型ZigBee環(huán)境監(jiān)測(cè)網(wǎng)絡(luò)能通過(guò)GPRS網(wǎng)絡(luò)實(shí)現(xiàn)對(duì)ZigBee網(wǎng)絡(luò)的監(jiān)測(cè)，整個(gè)系統(tǒng)具有實(shí)時(shí)、可靠、低功耗、監(jiān)測(cè)范圍廣等優(yōu)點(diǎn)。
標(biāo)簽： ARM 無(wú)線 環(huán)境監(jiān)測(cè) 網(wǎng)關(guān)設(shè)計(jì)
上傳時(shí)間： 2013-06-13
上傳用戶：yuzsu
ARM微處理器的應(yīng)用已經(jīng)遍及工業(yè)控制、消費(fèi)類電子產(chǎn)品、通信系統(tǒng)、網(wǎng)絡(luò)系統(tǒng)、無(wú)線系統(tǒng)等各類產(chǎn)品市場(chǎng)，占領(lǐng)了32位RISC微處理器75％以上的市場(chǎng)份額。 本文設(shè)計(jì)的基于JTAG接口的ARM編程器，以ARM微處理器作為CPU，利用其JTAG接口對(duì)Flash在線編程的技術(shù)，給以ARM為內(nèi)核的應(yīng)用板(數(shù)控系統(tǒng)硬件平臺(tái))進(jìn)行快速軟件升級(jí)。在分析相關(guān)技術(shù)的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計(jì)方案，設(shè)計(jì)了系統(tǒng)的硬件和軟件。 首先詳細(xì)分析了JTAG技術(shù)、USB技術(shù)和Modem通信原理。編程器以USB口和RS-232口作為通信接口，以JTAG接口作為調(diào)試接口和編程接口。 其次，在分析編程器需求的基礎(chǔ)上，給出了系統(tǒng)的總體設(shè)計(jì)方案，選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片，擴(kuò)展了JTAG接口、USB接口、Modem接口，同時(shí)又構(gòu)造出了一個(gè)JTAG接口。該芯片具有SPI總線，采用與SPI兼容的外部Flash作為存儲(chǔ)器。編程器軟件在ADS集成開(kāi)發(fā)環(huán)境下開(kāi)發(fā)調(diào)試。 最后，對(duì)編程器技術(shù)實(shí)現(xiàn)上的不足作了分析和編程器設(shè)計(jì)的不完善之處作了總結(jié)，并對(duì)編程器的發(fā)展趨勢(shì)作了探討和展望。
上傳時(shí)間： 2013-06-16
上傳用戶：mylinden
隨著現(xiàn)代計(jì)算機(jī)技術(shù)、微電子技術(shù)的進(jìn)一步結(jié)合和發(fā)展，可編程邏輯技術(shù)已成為當(dāng)前電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的技術(shù)。通過(guò)采用FPGA/EDA技術(shù)，對(duì)通信卡的PCI接口、E1接口、外部邏輯電路進(jìn)行集成，并利用目前通用計(jì)算機(jī)強(qiáng)大的數(shù)字信息處理能力，可大大簡(jiǎn)化CTI硬件的設(shè)計(jì)，降低制造成本，提高系統(tǒng)可靠性。 據(jù)此，本論文提出了基于FPGA/EDA技術(shù)的PCI-E1接口設(shè)計(jì)方法，文中對(duì)PCI總線接口、E1接口及兩接口的互連等相關(guān)技術(shù)進(jìn)行了深入分析，對(duì)各功能模塊和系統(tǒng)進(jìn)行了VHDL建模與仿真。 同時(shí)，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺(tái)的設(shè)計(jì)原理和基于DriverWorks的WDM驅(qū)動(dòng)程序的設(shè)計(jì)方法。 本論文涉及的軟件、硬件系統(tǒng)已經(jīng)開(kāi)發(fā)、調(diào)試完成。測(cè)試結(jié)果表明：1、論文所研究的PCI接口(主/從設(shè)備)在進(jìn)行配置讀/寫、I/O讀寫、存儲(chǔ)器讀寫及總線的猝發(fā)數(shù)據(jù)傳送等操作中，各項(xiàng)性能符合PCI2.3規(guī)范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項(xiàng)參數(shù)符合CCITT相關(guān)規(guī)范要求。 3、論文所研究的PCI-E1接口在與現(xiàn)網(wǎng)設(shè)備、模塊的對(duì)接測(cè)試中，性能穩(wěn)定。基于本論文的產(chǎn)品已經(jīng)正式發(fā)布。國(guó)內(nèi)部分廠家已對(duì)該產(chǎn)品進(jìn)行了多方面的綜合測(cè)試，并計(jì)劃將其應(yīng)用到實(shí)際的生產(chǎn)和研究中。 本論文對(duì)于CTI硬件的設(shè)計(jì)是一項(xiàng)嘗試和革新。測(cè)試和應(yīng)用證明該方法行之有效，符合設(shè)計(jì)目標(biāo)，具有較廣闊的應(yīng)用前景。
標(biāo)簽： PCIE1 FPGA 接口設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：lixinxiang
本文內(nèi)容來(lái)源于實(shí)際工程項(xiàng)目，屬于FPGA技術(shù)在航空電子系統(tǒng)中的應(yīng)用范疇。該項(xiàng)目的主要任務(wù)是通過(guò)設(shè)計(jì)—總線適配器將嵌入式航路控制器接入航電總線，使之成為航空電子系統(tǒng)的一部分。本文主要介紹航電總線適配器的設(shè)計(jì)，包括總線適配器接口協(xié)議分析、系統(tǒng)總體規(guī)劃、主控制器的FPGA實(shí)現(xiàn)、硬件設(shè)計(jì)和軟件設(shè)計(jì)等內(nèi)容。 首先，本立在對(duì)項(xiàng)目背景、項(xiàng)目需求和總線適配器接口協(xié)議進(jìn)行分析的基礎(chǔ)上，規(guī)劃了系統(tǒng)的總體結(jié)構(gòu)。并且根據(jù)此系統(tǒng)結(jié)構(gòu)制定了相應(yīng)的轉(zhuǎn)換協(xié)議，以規(guī)范數(shù)據(jù)傳輸。其次，根據(jù)系統(tǒng)設(shè)計(jì)要求選擇主控制器和外圍器件，并以此搭建硬件平臺(tái)，完成系統(tǒng)硬件設(shè)計(jì)。本部分內(nèi)容包括主控制器的FPGA實(shí)現(xiàn)分析以及系統(tǒng)硬件各功能模塊如MIL-STD-1553B協(xié)議控制器模塊、RS-422電平轉(zhuǎn)換模塊、FPGA配置模塊和電源模塊等的設(shè)計(jì)。最后介紹了系統(tǒng)的軟件開(kāi)發(fā)，此部分主要完成了軟件的總體設(shè)計(jì)、功能模塊的劃分以及各功能模塊的軟件實(shí)現(xiàn)，包括BU-61580接口模塊、異步串口模塊和協(xié)議控制模塊等的具體設(shè)計(jì)。
上傳時(shí)間： 2013-05-22
上傳用戶：小強(qiáng)mmmm
使用VB2008制作的串口收發(fā)工具,可以收發(fā)16進(jìn)制數(shù)據(jù),文本(支持ASCII或UNICODE編碼);具備定時(shí)自動(dòng)發(fā)送功能.系統(tǒng)需要.NET FRAMWORK3.5支持.
上傳時(shí)間： 2013-04-24
上傳用戶：qq442012091
LabVIEW串口通信程序設(shè)計(jì)LabVIEW串口通信程序設(shè)計(jì)LabVIEW串口通信程序設(shè)計(jì)LabVIEW串口通信程序設(shè)計(jì)
標(biāo)簽： LabVIEW 串口通信 程序設(shè)計(jì)
上傳時(shí)間： 2013-05-21
上傳用戶：奈雁歸dxh
SL811HS是一個(gè)嵌入式的主/從設(shè)備控制器，可以全速或低速與USB設(shè)備通信。SL811HS可以接微處理器，微控制器，DSP，或者直接接到多種總線上如：ISA,PCMCIA和其它。SL811HS
上傳時(shí)間： 2013-04-24
上傳用戶：sy_jiadeyi
本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國(guó)外芯片設(shè)計(jì)的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù)，提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計(jì)方法。 從專用芯片實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計(jì)思想，給出了總線接口的總體設(shè)計(jì)方案，考慮到電路的具體實(shí)現(xiàn)對(duì)結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計(jì)后，重點(diǎn)介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計(jì)，最終通過(guò)工作方式選擇信號(hào)以及其他控制信號(hào)將此三種終端結(jié)合起來(lái)以達(dá)到通用接口的功能。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說(shuō)明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對(duì)其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計(jì)過(guò)程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對(duì)設(shè)計(jì)進(jìn)行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實(shí)現(xiàn)。通過(guò)驗(yàn)證證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強(qiáng)的檢錯(cuò)能力。 最后設(shè)計(jì)了總線接口芯片測(cè)試系統(tǒng)，選擇TMS320LF2407作為主處理器，測(cè)試主要包括主處理器的自發(fā)自收驗(yàn)證，加入RS232串口調(diào)試過(guò)程提高測(cè)試數(shù)據(jù)的直觀性。驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。
標(biāo)簽： 1553B FPGA 總線接口 技術(shù)研究
上傳時(shí)間： 2013-04-24
上傳用戶：sz_hjbf
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
