亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

中頻接收機(jī)

  • 基于FPGA的溫度采集控制器

    溫度是生活中最基本的環(huán)境參數(shù)。溫度的監(jiān)測與控制,對于生物生存生長,工業(yè)生產(chǎn)發(fā)展都有著非同一般的意義。溫度傳感器的應(yīng)用涉及機械制造、工業(yè)過程控制、汽車電子產(chǎn)品、消費電子產(chǎn)品和專用設(shè)備等各個領(lǐng)域。傳統(tǒng)的常用溫度傳感器有熱電偶、電阻溫度計RTD和NTC熱敏電阻等。但信號調(diào)理,模數(shù)轉(zhuǎn)換及恒溫器等功能全都會增加成本。現(xiàn)代集成溫度傳感器通常包含這些功能,并以其低廉的價格迅速地占據(jù)了市場。Dallas Semiconductor公司推出的數(shù)字式溫度傳感器DS1820采用數(shù)字化一線總線技術(shù)具有許多優(yōu)異特性。其一,它將控制線、地址線、數(shù)據(jù)線合為一根導(dǎo)線,允許在同一根導(dǎo)線上掛接多個控制對象,形成多點一線總線測控系統(tǒng)。布線施工方便,成本低廉。其二,線路上傳送的是數(shù)字信號,所受干擾和損耗小,性能好。本課題旨在分析和設(shè)計基于數(shù)字化一線總線技術(shù)的溫度測控系統(tǒng)。本系統(tǒng)采用FPGA實現(xiàn)一個溫度采集控制器,用于傳感器和上位機的連接,并采用Microsoft公司的Visual C++作為開發(fā)平臺,運用MSComm控件進(jìn)行串口通信,進(jìn)行命令的發(fā)送和接收。

    標(biāo)簽: FPGA 溫度采集 控制器

    上傳時間: 2013-07-29

    上傳用戶:BOBOniu

  • 基于FPGA實現(xiàn)非均勻劃分信道

    軟件無線電已成為無線通信非常關(guān)鍵的技術(shù)之一。其基本思想是將寬帶A/D、D/A盡可能靠近天線,在一個開放式、模塊化的通用硬件平臺上用盡可能多的軟件來實現(xiàn)無線電臺的各種功能。 本文所討論的多相濾波器組信道化接收機(PPCR)及信道非均勻劃分,即是應(yīng)用了軟件無線電理念的一種新技術(shù)。該技術(shù)針對傳統(tǒng)無線電接收機存在的結(jié)構(gòu)不靈活、系統(tǒng)升級困難、同時處理多信號能力弱及系統(tǒng)規(guī)模過大等問題,應(yīng)用現(xiàn)代多速率信號處理理論對之進(jìn)行了改進(jìn)。改進(jìn)后的軟件無線電PPCR.具有全概率接收能力,能對信號進(jìn)行下變頻并降低其采樣率處理,實現(xiàn)后資源耗費較低,而且依托現(xiàn)場可編程門陣列(FPGA)建立的平臺是開放式的,在需要時可在不改變硬件系統(tǒng)的情況下通過軟件更改系統(tǒng)的功能,極大地提高了系統(tǒng)的靈活性。諸多的優(yōu)點使其具有十分廣泛的應(yīng)用前景,也成為當(dāng)前研究熱點之一。 本文首先介紹了課題的應(yīng)用背景,并深入討論了軟件無線電的基本理論:信號采樣理論及多速率信號處理理論,介紹了應(yīng)用PPCR的采樣處理過程,給出了推導(dǎo)PPCR的數(shù)學(xué)模型,并在此基礎(chǔ)上分析闡述了信道非均勻劃分的原理。 在本文的系統(tǒng)仿真及實現(xiàn)部分,首先介紹了應(yīng)用現(xiàn)代DSP開發(fā)工具DSPBuilder進(jìn)行開發(fā)的設(shè)計流程,然后對應(yīng)用DSP Builder來設(shè)計PPCR中的主要模塊一多相濾波器組及快速傅立葉變換模塊做了詳細(xì)闡述,最后對系統(tǒng)仿真及實現(xiàn)過程的實驗結(jié)果圖進(jìn)行了分析。 本文主要是在實驗室階段對算法在硬件實現(xiàn)上進(jìn)行研究。成果可以作為后續(xù)應(yīng)用研究的基礎(chǔ),對各種應(yīng)用軟件無線電理念的通信系統(tǒng)都具有一定的參考價值。

    標(biāo)簽: FPGA 信道

    上傳時間: 2013-06-17

    上傳用戶:xfbs821

  • 基于FPGA實現(xiàn)雷達(dá)信號處理和圖像顯示

    在船舶交管系統(tǒng)中,雷達(dá)信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實時性很高,大約要在一個距離單元的時間(0.05-0.1us)內(nèi)完成。雜波處理如恒虛警處理本身比較復(fù)雜,這類處理過程又要求快速,圖像顯示系統(tǒng)要求及時的把接收到的雷達(dá)方位數(shù)據(jù)從極坐標(biāo)轉(zhuǎn)換成直角坐標(biāo)。在軟件上實現(xiàn)這些算法雖然精度可以達(dá)到,但是實時性問題不能滿足。因此這類問題多采用高速專用數(shù)字設(shè)備來實現(xiàn)。FPGA在數(shù)字信號處理領(lǐng)域有非常廣闊的應(yīng)用前景,以其優(yōu)良的性能在數(shù)字信號處理中發(fā)揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實現(xiàn)一些函數(shù)和運算。針對以上幾點,本文提出了利用CORDIC算法,基于FPGA來實現(xiàn)雷達(dá)信號處理和圖像顯示的算法研究,用硬件來實現(xiàn)正弦、余弦、正切、乘法、除法、指數(shù)和對數(shù)等基本函數(shù)和運算,把他們設(shè)計成為可重用的IP core,這樣可以滿足實時性和精度的問題。從而在將來的算法研究中方便的調(diào)用,這樣在算法研究中可以節(jié)約大量的時間,在一定程度上降低研究的難度。 圍繞雷達(dá)信號處理和圖像顯示,本次課題設(shè)計主要做了如下工作: 1.對CORDIC算法進(jìn)行分析和研究,以及它在雷達(dá)信號處理和圖像顯示中的影響。 2.成功用硬件描述語言在Xilinx公司軟件ISE的環(huán)境下編寫代碼,在Synplify和Modelsim上做了綜合和仿真。 3.對實驗結(jié)果進(jìn)行精度和速度分析。 4.對雷達(dá)信號處理和圖像顯示的相關(guān)算法進(jìn)行分析和研究。 5.從實例分析IP core的特點,對算法研究的影響和IP core在雷達(dá)信號處理和圖像顯示中的應(yīng)用。 最終在實踐環(huán)節(jié),成功利用CORDIC算法,在FPGA上實現(xiàn)可重用的IP core,這些IP core能夠以很高的精度實現(xiàn)一些基本函數(shù)和運算,在雷達(dá)信號處理與圖像顯示中起到很大的作用。

    標(biāo)簽: FPGA 雷達(dá)信號處理 圖像顯示

    上傳時間: 2013-07-16

    上傳用戶:steele

  • 基于FPGA的RS碼編譯碼器的設(shè)計與實現(xiàn)

    研制發(fā)射微小衛(wèi)星,是我國利用空間技術(shù)服務(wù)經(jīng)濟(jì)建設(shè)、造福人類的重要途徑。現(xiàn)代微小衛(wèi)星在短短20年里能取得長足的發(fā)展,主要取決于微小衛(wèi)星自身的一系列特點:重量輕,體積小,成本低,性能高,安全可靠,發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中,由于傳輸信道的多徑和各種噪聲的影響,信號在接收端會引起差錯,通過信道編碼環(huán)節(jié),可對這些不可避免的差錯進(jìn)行檢測和糾正。 在微小衛(wèi)星通信鏈路中,信道編碼器的任務(wù)是差錯控制。本文采用符合空間數(shù)據(jù)系統(tǒng)咨詢委員會CCSDS標(biāo)準(zhǔn)的鏈接碼進(jìn)行信道編碼,即內(nèi)碼為(2,1,6)的卷積碼,外碼為(255,223)的RS碼,中間進(jìn)行交織操作。其中,里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進(jìn)制BCH碼,是分組碼中糾錯能力最強的糾錯碼,一次可以糾正多個突發(fā)錯誤,廣泛地用于空間通信中。 本文針對南京航空航天大學(xué)自行研制的微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求,在用SystemView和C語言仿真的基礎(chǔ)上,用硬件描述語言Verilog設(shè)計了RS(255,223)編碼器和譯碼器,使用Modelsim軟件進(jìn)行了功能仿真,并通過Xilinx公司的軟件ISE對設(shè)計進(jìn)行綜合、布局布線,最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中,完成了電路的設(shè)計并實現(xiàn)了編碼譯碼的功能,表明本文設(shè)計的信道編解碼器的正確性和實用性,滿足了微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求。

    標(biāo)簽: FPGA RS碼 編譯碼器

    上傳時間: 2013-08-01

    上傳用戶:lili123

  • 無線通信系統(tǒng)的FPGA設(shè)計和研究

    在數(shù)字化、信息化的時代,數(shù)字集成電路應(yīng)用得非常廣泛。隨著微電子技術(shù)和工藝的發(fā)展,數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的專用集成電路(ASIC)。但是ASIC因其設(shè)計周期長,改版投資大,靈活性差等缺陷制約著它的應(yīng)用范圍。可編程邏輯器件的出現(xiàn)彌補了ASIC的缺陷,使得設(shè)計的系統(tǒng)變得更加靈活,設(shè)計的電路體積更加小型化,重量更加輕型化,設(shè)計的成本更低,系統(tǒng)的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫,即現(xiàn)場可編程門陣列,它是在PAL、GAL、EPID等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。 本論文撰寫的是用FPGA來實現(xiàn)無人小飛機系統(tǒng)中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設(shè)計,并用Modelsim仿真系統(tǒng)功能進(jìn)行調(diào)試,最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成,滿足系統(tǒng)設(shè)計的要求。 本文首先研究和討論了無線通信系統(tǒng)中基帶信號處理的總體結(jié)構(gòu),接著詳細(xì)闡述了各個模塊的設(shè)計原理和方法,以及FPGA結(jié)果分析,最后就關(guān)鍵技術(shù)和難點作了詳細(xì)的分析和研究。本文的最大特色是整個系統(tǒng)全部采用FPGA的方法來設(shè)計實現(xiàn),修改靈活,體積小,功耗小。本系統(tǒng)的設(shè)計包括了數(shù)字鎖相環(huán)、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調(diào)制解調(diào)及選擇了整體的時序,所有的組成部分都經(jīng)過了反復(fù)地修改和調(diào)試,取得了良好的數(shù)據(jù)處理效果,其關(guān)鍵之處與難點都得到了妥善地解決。本文分別在發(fā)射部分(編碼加調(diào)制)和接收部分(解調(diào)加解碼)相獨立和相聯(lián)系的情況下,獲得了仿真與實測結(jié)果。

    標(biāo)簽: FPGA 無線通信系統(tǒng)

    上傳時間: 2013-07-05

    上傳用戶:acon

  • 半導(dǎo)體術(shù)語中英對譯.pdf

    半導(dǎo)體中術(shù)語英文對應(yīng)漢語,對翻譯比較有用,如果看英文資料不知道可以查查。

    標(biāo)簽: 半導(dǎo)體 術(shù)語

    上傳時間: 2013-04-24

    上傳用戶:rishian

  • FPGA在硬盤加密卡中的應(yīng)用與研究

    隨著我國信息化發(fā)展進(jìn)程加快,信息化覆蓋面擴(kuò)大,信息安全問題也就隨之增多,其影響和后果也更加廣泛和嚴(yán)重。同時,信息安全及其對經(jīng)濟(jì)發(fā)展、國家安全和社會穩(wěn)定的重大影響,正日益突出地顯現(xiàn)出來,受到越來越多的關(guān)注。在和平年代,通過對信息載體進(jìn)行大規(guī)模的物理破壞,從而達(dá)到危害信息安全的目的,在一定程度上是行不通的。然而,在信息安全的角力上,破壞者從來都沒有放棄過,他們把目標(biāo)對準(zhǔn)了信息載體中的數(shù)據(jù),由于數(shù)據(jù)的易失性,計算機數(shù)據(jù)成為信息安全中的最大隱患,同時也是破壞信息安全的一個突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對計算機數(shù)據(jù)的竊取,保護(hù)硬盤中的數(shù)據(jù)。破壞者在得到硬盤后,也不能夠得到硬盤中的數(shù)據(jù),從而達(dá)到保護(hù)信息安全的目的。加密卡提供兩個符合ATA-6標(biāo)準(zhǔn)的接口,串接在主板IDE接口和硬盤之間。存儲在硬盤上的數(shù)據(jù),是經(jīng)過加密以后的加密數(shù)據(jù);從硬盤上讀出的數(shù)據(jù),必須經(jīng)過該卡的解密才可被正常使用,否則只是一堆亂碼。加密卡采用FPGA技術(shù)實現(xiàn)IDE接口和加密算法,以減小加解密帶來的速度上的影響。 論文的工作重點主要有以下幾個方面的內(nèi)容:FPGA及VHDL語言的研究,ATA協(xié)議標(biāo)準(zhǔn)研究及IDE接口的FPGA實現(xiàn)。論文對ATA協(xié)議做了細(xì)致的研究,分析了硬盤接口的工作機制以及主機與硬盤之間的通信協(xié)議,并在此基礎(chǔ)上,重點研究了用FPGA的編程功能來實現(xiàn)一個計算機硬件底層接口協(xié)議的方法,詳細(xì)介紹了芯片的內(nèi)部框圖及FPGA的軟件流程圖,提出了在實現(xiàn)過程中應(yīng)注意的要點,最終用FPGA構(gòu)建了一個雙向IDE硬盤通道,實現(xiàn)了兩套符合ATA-6規(guī)范的IDE接口。

    標(biāo)簽: FPGA 硬盤 加密卡 中的應(yīng)用

    上傳時間: 2013-08-02

    上傳用戶:Ants

  • 基于FPGA的GPS中頻數(shù)字接收機

    本文進(jìn)行了基于FPGA的GPS直序偽碼擴(kuò)頻接收機的設(shè)計和數(shù)字化硬件實現(xiàn)。論文首先對GPS衛(wèi)星導(dǎo)航定位系統(tǒng)進(jìn)行了分析,并對與數(shù)字化接收機直接相關(guān)聯(lián)的GPS信號中頻部分結(jié)合實際系統(tǒng)要求進(jìn)行了設(shè)計和分析,由此確定了數(shù)字化偽碼捕獲跟蹤接收機研制的具體要求,之后完成了接收機中頻數(shù)字化方案設(shè)計。同時對偽碼捕獲跟蹤后端的載波捕獲跟蹤的實現(xiàn)方案進(jìn)行了描述和分析。最后利用EDA工具在FPGA芯片上實現(xiàn)了GPS數(shù)字化接收機的偽碼捕獲跟蹤。 受工作環(huán)境的制約,GPS衛(wèi)星接收機系統(tǒng)首先表現(xiàn)為功率受限系統(tǒng),接收機必須滿足在低信噪比條件下工作。同時接收機與衛(wèi)星間高動態(tài)產(chǎn)生的多普勒頻率,給接收機實現(xiàn)快速捕獲帶來了難度。通過仿真分析,綜合了實現(xiàn)難度和性能兩方面因素,針對小信噪比工作條件提出了改進(jìn)型的序貫偽碼捕獲實施方案。同時按照捕獲概率和時間的要求,對接收機偏壓、上、下門限、NCO增益等進(jìn)行了設(shè)計和仿真分析,確定了捕獲的數(shù)字化實現(xiàn)方案,偽碼跟蹤采用超前滯后環(huán)方案。捕獲完成后可使本地偽碼與接收偽碼的相對誤差保持在±1/4碼元范圍內(nèi),而跟蹤環(huán)路的跟蹤范圍為±4/3碼元,保證了捕獲到跟蹤的可靠銜接,同時采用可變環(huán)路帶寬措施解決了跟蹤速度和精度的矛盾。 在數(shù)字化實現(xiàn)設(shè)計中,給出了詳細(xì)的數(shù)字化實現(xiàn)方案和分析,這樣在保證工作精度的同時盡量減少硬件資源的開銷,利用EDA工具,采用Veilog設(shè)計語言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數(shù)字化接收機偽碼捕獲跟蹤的實現(xiàn),并在其開發(fā)平臺上對數(shù)字化接收機進(jìn)行了仿真驗證,在給定的工作條件下達(dá)到了設(shè)計性能和指標(biāo)要求。

    標(biāo)簽: FPGA GPS 中頻 數(shù)字接收機

    上傳時間: 2013-04-24

    上傳用戶:15510133306

  • 基于FPGA的JPEG實時圖像編解碼系統(tǒng)

    JPEG是聯(lián)合圖像專家組(Joint Picture Expert Group)的英文縮寫,是國際標(biāo)準(zhǔn)化組織(ISO)和CCITT聯(lián)合制定的靜態(tài)圖像壓縮編碼標(biāo)準(zhǔn)。JPEG的基于DCT變換有損壓縮具有高壓縮比特點,被廣泛應(yīng)用在數(shù)據(jù)量極大的多媒體以及帶寬資源寶貴的網(wǎng)絡(luò)程序中。 動態(tài)圖像的JPEG編解碼處理要求圖像恢復(fù)質(zhì)量高、實時性強,本課題就是針對這兩個方面的要求展開的研究。該系統(tǒng)由圖像編碼服務(wù)器端和圖像解碼客戶端組成。其中,服務(wù)器端實時采集攝像頭傳送的動態(tài)圖像,進(jìn)行JPEG編碼,通過網(wǎng)絡(luò)傳送碼流到客戶端;客戶端接收碼流,經(jīng)過JPEG解碼,恢復(fù)出原始圖像送VGA顯示。設(shè)計結(jié)果完全達(dá)到了實時性的要求。 本文從系統(tǒng)實現(xiàn)的角度出發(fā),首先分析了系統(tǒng)開發(fā)平臺,介紹FPGA的結(jié)構(gòu)特點以及它的設(shè)計流程和指導(dǎo)原則;然后從JPEG圖像壓縮技術(shù)發(fā)展的歷程出發(fā),分析JPEG標(biāo)準(zhǔn)實現(xiàn)高壓縮比高質(zhì)量圖像處理的原理;針對FPGA在算法實現(xiàn)上的特點,以及JPEG算法處理的原理,按照編碼和解碼順序,研究設(shè)計了基于改進(jìn)的DA算法的FDCT和IDCT變換,以及按發(fā)生頻率進(jìn)行優(yōu)化的霍夫曼查找表結(jié)構(gòu),并且從系統(tǒng)整體上對JPEG編解碼進(jìn)行簡化,以提高系統(tǒng)的處理性能。最后,通過分析Nios嵌入式微處理器可定制特性,根據(jù)SOPC Builder中Avalon總線的要求,把圖像采集,JPEG圖像壓縮和網(wǎng)絡(luò)傳輸轉(zhuǎn)變成用戶自定義模塊,在SOPC Builder下把用戶自定義模塊添加到系統(tǒng)中,由Nios嵌入式軟核的控制下運行,在FPGA芯片上實現(xiàn)整個JPEG實時圖像編解碼系統(tǒng)(soc)。 在FPGA上實現(xiàn)硬件模塊化的JPEG算法,具有造價低功耗低,性能穩(wěn)定,圖像恢復(fù)后質(zhì)量高等優(yōu)點,適用于精度要求高且需要對圖像進(jìn)行逐幀處理的遠(yuǎn)程微小目標(biāo)識別和跟蹤系統(tǒng)中以及廣電系統(tǒng)中前期的非線性編輯工作以及數(shù)字電影的動畫特技制作,對降低成本和提高圖像處理速度兩方面都有非常重大的現(xiàn)實意義。通過在FPGA上實現(xiàn)JPEG編解碼,進(jìn)一步探索FPGA在數(shù)字圖像處理上的優(yōu)勢所在,深入了解進(jìn)行此類硬件模塊設(shè)計的技術(shù)特點,是本課題的重要學(xué)術(shù)意義所在。

    標(biāo)簽: FPGA JPEG 實時圖像 編解碼

    上傳時間: 2013-04-24

    上傳用戶:shangdafreya

  • OFDM系統(tǒng)的定時和頻率同步的實現(xiàn)

    正交頻分復(fù)用技術(shù)(OFDM)是未來寬帶無線通信中的關(guān)鍵技術(shù)。隨著用戶對實時多媒體業(yè)務(wù),高速移動業(yè)務(wù)需求的迅速增加,OFDM由于其頻譜效率高,抗多徑效應(yīng)能力強,抗干擾性能好等特點,該技術(shù)正得到了廣泛的應(yīng)用。 OFDM系統(tǒng)的子載波之間必須保持嚴(yán)格的正交性,因此對符號定時和載波頻偏非常敏感。本課題的主要任務(wù)是分析各種算法的性能的優(yōu)劣,選取合適的算法進(jìn)行FPGA的實現(xiàn)。 本文首先簡要介紹了無線信道的傳輸特性和OFDM系統(tǒng)的基本原理,進(jìn)而對符號同步和載波同步對接收信號的影響做了分析。然后對比了非數(shù)據(jù)輔助式同步算法和數(shù)據(jù)輔助式同步算法的不同特點,決定采用數(shù)據(jù)輔助式同步算法來解決基于IEEE 802.16-2004協(xié)議的突發(fā)傳輸系統(tǒng)的同步問題。最后部分進(jìn)行了算法的實現(xiàn)和仿真,所有實現(xiàn)的仿真均在QuartusⅡ下按照IEEE 802.16-2004協(xié)議的符號和前導(dǎo)字的結(jié)構(gòu)進(jìn)行。 本文的主要工作:(1)采用自相關(guān)和互相關(guān)聯(lián)合檢測算法同時完成幀到達(dá)檢測和符號同步估計,只用接收數(shù)據(jù)的符號位做相關(guān)運算,有效地解決了判決門限需要變化的問題,同時也減少了資源的消耗;(2)在時域分?jǐn)?shù)倍頻偏估計時,利用基于流水線結(jié)構(gòu)的Cordic模塊計算長前導(dǎo)字共軛相乘后的相角,求出分?jǐn)?shù)倍頻偏的估計值;(3)采用滑動窗口相關(guān)求和的方法估計整數(shù)倍頻偏值,在此只用頻域數(shù)據(jù)的符號位做相關(guān)運算,有效地解決了傳統(tǒng)算法估計速度慢的缺點,同時也減少了資源的消耗。

    標(biāo)簽: OFDM 定時 同步的

    上傳時間: 2013-05-23

    上傳用戶:宋桃子

主站蜘蛛池模板: 柳州市| 维西| 桐乡市| 怀柔区| 海兴县| 黄山市| 海宁市| 石城县| 中山市| 谢通门县| 西宁市| 新巴尔虎左旗| 定南县| 仪陇县| 华容县| 南京市| 长宁县| 渭南市| 兰溪市| 宜昌市| 镇巴县| 德令哈市| 班玛县| 德惠市| 吉水县| 阿荣旗| 延庆县| 黑水县| 北碚区| 临夏县| 恩施市| 大兴区| 鄂托克旗| 龙里县| 山西省| 乌恰县| 华宁县| 乌兰县| 永定县| 宁蒗| 金坛市|