matlab在fpga中的應(yīng)用的三個(gè)具體事例，。
標(biāo)簽： matlab fpga 中的應(yīng)用
上傳時(shí)間： 2013-08-16
上傳用戶：從此走出陰霾
Xilinx的FPGA 中的matlab simulink建模，內(nèi)有幾種調(diào)制方式，比如QPSK等
標(biāo)簽： simulink Xilinx matlab FPGA
上傳用戶：zhishenglu
:針對(duì)現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號(hào)處理系統(tǒng)。
標(biāo)簽： FPGA 雙向端口
上傳時(shí)間： 2013-08-17
上傳用戶：xiaoyunyun
fPGA中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的來源及其解決方法
標(biāo)簽： fPGA 競(jìng)爭(zhēng)冒險(xiǎn)
上傳用戶：tyler
總結(jié)設(shè)計(jì)中的重點(diǎn)及注意的地方，常出現(xiàn)錯(cuò)誤的地方等。
標(biāo)簽：
上傳時(shí)間： 2013-08-18
上傳用戶：佳期如夢(mèng)
在數(shù)字電路的設(shè)計(jì)中，時(shí)序設(shè)計(jì)是一個(gè)系統(tǒng)性能的主要標(biāo)志，在高層次設(shè)計(jì)方法中，對(duì)時(shí)序控制的抽象度也相應(yīng)提高，因此在設(shè)計(jì)中較難把握，但在理解RTL電路時(shí)序模型的基礎(chǔ)上，采用合理的設(shè)計(jì)方法在設(shè)計(jì)復(fù)雜數(shù)字系統(tǒng)是行之有效的，通過許多設(shè)計(jì)實(shí)例證明采用這種方式可以使電路的后仿真通過率大大提高，并且系統(tǒng)的工作頻率可以達(dá)到一個(gè)較高水平
標(biāo)簽： 數(shù)字電路
上傳用戶：nairui21
這是一本介紹FPGA設(shè)計(jì)過程中關(guān)鍵問題的資料書,對(duì)參加面試或工程設(shè)計(jì)有一定幫助
標(biāo)簽： FPGA 過程
上傳用戶：wangdean1101
ＦＰＧＡ設(shè)計(jì)中的一些經(jīng)典例子對(duì)學(xué)習(xí)ＦＰＧＡ的人會(huì)有幫助
上傳時(shí)間： 2013-08-19
上傳用戶：924484786
將這個(gè)引導(dǎo)代碼存入FLASH中，實(shí)現(xiàn)上電FPGA芯片與DSP之間的自動(dòng)配置，從而實(shí)現(xiàn)FPGA與DSP中間的通信
標(biāo)簽： FLASH 代碼
上傳用戶：jjq719719
PROTUES中簡(jiǎn)單圖片顯示,請(qǐng)多提意見.謝謝!
標(biāo)簽： PROTUES
上傳時(shí)間： 2013-08-20
上傳用戶：wawjj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
