相 關(guān) 資 源

• 介紹FPGA設(shè)計(jì)過程中關(guān)鍵問題的資料書免費(fèi)下載

  資源簡(jiǎn)介：這是一本介紹FPGA設(shè)計(jì)過程中關(guān)鍵問題的資料書,對(duì)參加面試或工程設(shè)計(jì)有一定幫助

  標(biāo)簽： FPGA 過程

  上傳時(shí)間： 2013-08-18

  上傳用戶：wangdean1101

• 這是一本介紹FPGA設(shè)計(jì)過程中關(guān)鍵問題的資料書,對(duì)參加面試或工程設(shè)計(jì)有一定幫助免費(fèi)下載

  資源簡(jiǎn)介：這是一本介紹FPGA設(shè)計(jì)過程中關(guān)鍵問題的資料書,對(duì)參加面試或工程設(shè)計(jì)有一定幫助

  標(biāo)簽： FPGA 過程 工程設(shè)計(jì)

  上傳時(shí)間： 2013-12-17

  上傳用戶：SimonQQ

• FPGA設(shè)計(jì)中關(guān)鍵問題的研究免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)中關(guān)鍵問題的研究

  標(biāo)簽： FPGA

  上傳時(shí)間： 2013-09-04

  上傳用戶：wd450412225

• FPGA設(shè)計(jì)中關(guān)鍵問題的研究免費(fèi)下載

  資源簡(jiǎn)介：FPGA設(shè)計(jì)中關(guān)鍵問題的研究

  標(biāo)簽： FPGA

  上傳時(shí)間： 2014-01-18

  上傳用戶：WMC_geophy

• 阻抗附件.PDF詳細(xì)介紹電路設(shè)計(jì)過程中的阻抗匹配問題免費(fèi)下載

  資源簡(jiǎn)介：阻抗附件.PDF詳細(xì)介紹電路設(shè)計(jì)過程中的阻抗匹配問題

  標(biāo)簽： 阻抗 詳細(xì)介紹 電路設(shè)計(jì)

  上傳時(shí)間： 2017-02-14

  上傳用戶：JasonC

• 詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過程中應(yīng)注意的地方和如何提高設(shè)計(jì)效率免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助

  標(biāo)簽： FPGA CPLD 過程 如何提高

  上傳時(shí)間： 2013-08-29

  上傳用戶：wfeel

• 詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)描述了在FPGA/CPLD設(shè)計(jì)過程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助

  標(biāo)簽： FPGA CPLD 過程 如何提高

  上傳時(shí)間： 2015-11-08

  上傳用戶：wqxstar

• 實(shí)時(shí)系統(tǒng)分析與設(shè)計(jì)手冊(cè),從各方面分析了實(shí)時(shí)系統(tǒng)設(shè)計(jì)過程中應(yīng)注意的問題免費(fèi)下載

  資源簡(jiǎn)介：實(shí)時(shí)系統(tǒng)分析與設(shè)計(jì)手冊(cè),從各方面分析了實(shí)時(shí)系統(tǒng)設(shè)計(jì)過程中應(yīng)注意的問題，值得珍藏!

  標(biāo)簽： 實(shí)時(shí)系統(tǒng) 分 設(shè)計(jì)手冊(cè) 方面

  上傳時(shí)間： 2014-11-26

  上傳用戶：1427796291

• EMI EMC設(shè)計(jì)秘籍.介紹了PCB設(shè)計(jì)過程中EMI EMC的具體實(shí)現(xiàn)。免費(fèi)下載

  資源簡(jiǎn)介：EMI EMC設(shè)計(jì)秘籍.介紹了PCB設(shè)計(jì)過程中EMI EMC的具體實(shí)現(xiàn)。

  標(biāo)簽： EMI EMC PCB 秘籍

  上傳時(shí)間： 2013-12-17

  上傳用戶：kelimu

• 詳細(xì)介紹wince開發(fā)過程中會(huì)遇到的一些常見問題,對(duì)初學(xué)者很有幫助.免費(fèi)下載

  資源簡(jiǎn)介：詳細(xì)介紹wince開發(fā)過程中會(huì)遇到的一些常見問題,對(duì)初學(xué)者很有幫助.

  標(biāo)簽： wince 詳細(xì)介紹 初學(xué)者 過程

  上傳時(shí)間： 2016-11-11

  上傳用戶：youlongjian0

• 這是一本介紹C語言編程的書電子書,里面除了介紹C語言編程當(dāng)中的很多原理之外,還介紹了編程過程中該注意的問題.免費(fèi)下載

  資源簡(jiǎn)介：這是一本介紹C語言編程的書電子書,里面除了介紹C語言編程當(dāng)中的很多原理之外,還介紹了編程過程中該注意的問題.

  標(biāo)簽： C語言編程 電子書 編程 過程

  上傳時(shí)間： 2017-05-11

  上傳用戶：woshini123456

• 一本介紹游戲開發(fā)過程中AI應(yīng)用的書籍 經(jīng)典的算法免費(fèi)下載

  資源簡(jiǎn)介：一本介紹游戲開發(fā)過程中AI應(yīng)用的書籍 經(jīng)典的算法，優(yōu)雅的代碼 我看了 英文的 很好懂 游戲編程和人工智能的朋友下

  標(biāo)簽： 過程 書籍 算法

  上傳時(shí)間： 2015-12-02

  上傳用戶：saharawalker

• 華為 FPGA設(shè)計(jì)高級(jí)技巧Xilinx篇免費(fèi)下載

  資源簡(jiǎn)介：　　隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計(jì)工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實(shí)現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越...

  標(biāo)簽： Xilinx FPGA 華為 高級(jí)技巧

  上傳時(shí)間： 2013-11-06

  上傳用戶：asdfasdfd

• 華為 FPGA設(shè)計(jì)高級(jí)技巧Xilinx篇免費(fèi)下載

  資源簡(jiǎn)介：　　隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關(guān)工具的推廣使廣大設(shè)計(jì)工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實(shí)現(xiàn)上極大地提高了工作效率任何事務(wù)都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越...

  標(biāo)簽： Xilinx FPGA 華為 高級(jí)技巧

  上傳時(shí)間： 2015-01-02

  上傳用戶：refent

• 文中首先介紹了Windows NT文件系統(tǒng)過濾驅(qū)動(dòng)程序工作原理和開發(fā)方法, 以及在設(shè)計(jì) 過程中遇到的諸如動(dòng)態(tài)附著文件系統(tǒng)等關(guān)鍵問題的解決方法, 之后著重闡述了如何利用它來實(shí) 現(xiàn)文件訪問控制、文件訪免費(fèi)下載

  資源簡(jiǎn)介：文中首先介紹了Windows NT文件系統(tǒng)過濾驅(qū)動(dòng)程序工作原理和開發(fā)方法, 以及在設(shè)計(jì) 過程中遇到的諸如動(dòng)態(tài)附著文件系統(tǒng)等關(guān)鍵問題的解決方法, 之后著重闡述了如何利用它來實(shí) 現(xiàn)文件訪問控制、文件訪問事件的事后審計(jì)、文件的動(dòng)態(tài)加密, 和文件的鏡像備份等信息安...

  標(biāo)簽： Windows 文件系統(tǒng) 工作原理 動(dòng)態(tài)

  上傳時(shí)間： 2014-01-16

  上傳用戶：xfbs821

• 在FPGA 開發(fā)過程中會(huì)遇到配制芯片選擇的問題,這里介紹的串行配置器件,成本低,性能高免費(fèi)下載

  資源簡(jiǎn)介：在FPGA 開發(fā)過程中會(huì)遇到配制芯片選擇的問題,這里介紹的串行配置器件,成本低,性能高

  標(biāo)簽： FPGA 過程 芯片選擇 串行

  上傳時(shí)間： 2016-08-17

  上傳用戶：Pzj

• 論文：數(shù)據(jù)訪問中間件系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) 摘要：為了解決大型系統(tǒng)開發(fā)過程中數(shù)據(jù)訪問的一致性、實(shí)時(shí)性以及數(shù)據(jù)透明性等問題免費(fèi)下載

  資源簡(jiǎn)介：論文：數(shù)據(jù)訪問中間件系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) 摘要：為了解決大型系統(tǒng)開發(fā)過程中數(shù)據(jù)訪問的一致性、實(shí)時(shí)性以及數(shù)據(jù)透明性等問題，該文拓展了數(shù)據(jù)訪問中間件的概念，重點(diǎn)介紹了一個(gè)能夠適應(yīng)分布式信息系統(tǒng)開發(fā)應(yīng)用需要的數(shù)據(jù)訪問中間件的設(shè)計(jì)方案以及軟件實(shí)現(xiàn)技術(shù)。 ...

  標(biāo)簽： 數(shù)據(jù)訪問 論文 大型 實(shí)時(shí)性

  上傳時(shí)間： 2013-12-11

  上傳用戶：kbnswdifs

• 它描述了在面向?qū)ο筌浖O(shè)計(jì)過程中針對(duì)特定問題的簡(jiǎn)潔而優(yōu)雅的解決方案。設(shè)計(jì)模式捕獲了隨時(shí)間進(jìn)化與發(fā)展的問題的求解方法免費(fèi)下載

  資源簡(jiǎn)介：它描述了在面向?qū)ο筌浖O(shè)計(jì)過程中針對(duì)特定問題的簡(jiǎn)潔而優(yōu)雅的解決方案。設(shè)計(jì)模式捕獲了隨時(shí)間進(jìn)化與發(fā)展的問題的求解方法，因此它們并不是人們從一開始就采用的設(shè)計(jì)方案。它們反映了不為人知的重新設(shè)計(jì)和重新編碼的成果，而這些都來自軟件開發(fā)者為了設(shè)計(jì)出靈...

  標(biāo)簽： 對(duì)象 發(fā)展 軟件設(shè)計(jì) 方案

  上傳時(shí)間： 2014-06-18

  上傳用戶：bruce5996

• 粗略介紹了DSP開發(fā)過程中可能遇到的問題和相應(yīng)的一些解決方法免費(fèi)下載

  資源簡(jiǎn)介：粗略介紹了DSP開發(fā)過程中可能遇到的問題和相應(yīng)的一些解決方法，主要是說明問題，是北京理工大學(xué)的講義，經(jīng)驗(yàn)全是實(shí)際中碰到的，有一定的指導(dǎo)作用。

  標(biāo)簽： DSP 過程

  上傳時(shí)間： 2016-03-23

  上傳用戶：tyler

• 關(guān)于c的編程介紹的書籍。其詳細(xì)講述了c開發(fā)過程中會(huì)出現(xiàn)的問題免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于c的編程介紹的書籍。其詳細(xì)講述了c開發(fā)過程中會(huì)出現(xiàn)的問題

  標(biāo)簽： 編程 書籍 過程

  上傳時(shí)間： 2014-01-13

  上傳用戶：yimoney

• 介紹FPGA設(shè)計(jì)的指導(dǎo)性原則和具體準(zhǔn)則免費(fèi)下載

  資源簡(jiǎn)介：主要介紹FPGA設(shè)計(jì)的指導(dǎo)性原則和具體準(zhǔn)則。

  標(biāo)簽： FPGA 準(zhǔn)則

  上傳時(shí)間： 2013-08-19

  上傳用戶：nanfeicui

• USB作為一種新型的接口技術(shù)以其簡(jiǎn)單易用速度快等特點(diǎn)而備受青睞本文簡(jiǎn)單介紹USB 接口的特點(diǎn)和PHILIPS 公司的USB 接口芯片PDIUSBD12 并詳細(xì)說明USB 軟硬件開發(fā)過程中 應(yīng)注意的免費(fèi)下載

  資源簡(jiǎn)介：USB作為一種新型的接口技術(shù)以其簡(jiǎn)單易用速度快等特點(diǎn)而備受青睞本文簡(jiǎn)單介紹USB 接口的特點(diǎn)和PHILIPS 公司的USB 接口芯片PDIUSBD12 并詳細(xì)說明USB 軟硬件開發(fā)過程中 應(yīng)注意的問題

  標(biāo)簽： USB PHILIPS PDIUSBD 12

  上傳時(shí)間： 2014-01-09

  上傳用戶：windwolf2000

• RF產(chǎn)品設(shè)計(jì)過程中降低信號(hào)耦合的PCB布線技巧免費(fèi)下載

  資源簡(jiǎn)介：印刷線路板制作技術(shù)大全-RF產(chǎn)品設(shè)計(jì)過程中降低信號(hào)耦合的PCB布線技巧

  標(biāo)簽： PCB 產(chǎn)品設(shè)計(jì) 過程 信號(hào)耦合

  上傳時(shí)間： 2013-07-08

  上傳用戶：小碼農(nóng)lz

• 簡(jiǎn)單介紹FPGA設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：簡(jiǎn)單介紹FPGA設(shè)計(jì)流程，讓你10分鐘了解FPGA的設(shè)計(jì)流程。

  標(biāo)簽： FPGA 設(shè)計(jì)流程

  上傳時(shí)間： 2013-08-10

  上傳用戶：gaoqinwu

• 華為內(nèi)部資料免費(fèi)下載

  資源簡(jiǎn)介：華為內(nèi)部資料，關(guān)于FPGA設(shè)計(jì)的詳細(xì)過程介紹，很不錯(cuò)的。本文檔從FPGA器件結(jié)構(gòu)出發(fā)以速度路徑延時(shí)大小和面積資源占用率為主題描述在FPGA設(shè)計(jì)過程中應(yīng)當(dāng)注意的問題和可以采用的設(shè)計(jì)技巧。

  標(biāo)簽： 華為

  上傳時(shí)間： 2013-08-23

  上傳用戶：kangqiaoyibie

• 基于單片機(jī)的多功能出租車計(jì)價(jià)器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：摘要：介紹一種以單片機(jī)AT89S52為核心的多功能出租車計(jì)價(jià)器的設(shè)計(jì)，闡述軟硬件設(shè)計(jì)過程中關(guān)鍵技術(shù)的處理。仿真結(jié)果表明該計(jì)價(jià)器具有集計(jì)程、計(jì)時(shí)、計(jì)費(fèi)、存儲(chǔ)、查看、統(tǒng)計(jì)等多種計(jì)量功能，并且具有超速提醒、防止司機(jī)作弊、語音、打印和顯示等多種功能。與已...

  標(biāo)簽： 單片機(jī) 出租車計(jì)價(jià)器 多功能

  上傳時(shí)間： 2014-12-27

  上傳用戶：lanhuaying

• 程序設(shè)計(jì)規(guī)范（Delphi） 本規(guī)范規(guī)定了YUNTONG-TECH程序在編寫過程中涉及到的程序文件和編碼風(fēng)格。 本規(guī)范以 Delphi 語言為標(biāo)準(zhǔn)制定免費(fèi)下載

  資源簡(jiǎn)介：程序設(shè)計(jì)規(guī)范（Delphi） 本規(guī)范規(guī)定了YUNTONG-TECH程序在編寫過程中涉及到的程序文件和編碼風(fēng)格。 本規(guī)范以 Delphi 語言為標(biāo)準(zhǔn)制定，使用其它編程語言的編碼風(fēng)格和規(guī)范在相關(guān)的文檔中規(guī)定。

  標(biāo)簽： Delphi YUNTONG-TECH 程序 標(biāo)準(zhǔn)

  上傳時(shí)間： 2013-12-24

  上傳用戶：skhlm

• 整個(gè)設(shè)計(jì)過程中態(tài)度端正免費(fèi)下載

  資源簡(jiǎn)介：整個(gè)設(shè)計(jì)過程中態(tài)度端正，獨(dú)立設(shè)計(jì)，所設(shè)計(jì)的結(jié)果達(dá)到預(yù)期要求，回答問題正確，設(shè)計(jì)報(bào)告質(zhì)量合乎規(guī)范

  標(biāo)簽： 過程 正

  上傳時(shí)間： 2013-12-23

  上傳用戶：Breathe0125

• 通過具體實(shí)例解決程序員編程過程中經(jīng)常碰到的問題。免費(fèi)下載

  資源簡(jiǎn)介：通過具體實(shí)例解決程序員編程過程中經(jīng)常碰到的問題。

  標(biāo)簽： 程序員 編程 過程

  上傳時(shí)間： 2013-12-24

  上傳用戶：ainimao

• 這是一篇介紹aes加密算法中s盒的c語言實(shí)現(xiàn)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：這是一篇介紹aes加密算法中s盒的c語言實(shí)現(xiàn)設(shè)計(jì)

  標(biāo)簽： aes 加密算法 c語言

  上傳時(shí)間： 2013-12-25

  上傳用戶：四只眼