FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設(shè)計(jì)的巨大變革。隨著FPGA工藝的不斷更新與改善，越來(lái)越多的用戶與設(shè)計(jì)公司開始使用FPGA進(jìn)行系統(tǒng)開發(fā)，因此，PFAG的市場(chǎng)需求也越來(lái)越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來(lái)越先進(jìn)，在如此良性循環(huán)下，不久的將來(lái)，F(xiàn)PGA可以主領(lǐng)集成電路設(shè)計(jì)領(lǐng)域。正是由于FPGA有著如此巨大的發(fā)展前景與市場(chǎng)吸引力，因此，本文采用FPGA作為電路設(shè)計(jì)的首選。 @@ 隨著FPGA的開發(fā)技術(shù)日趨簡(jiǎn)單化、軟件化，從面向硬件語(yǔ)言的VHDL、VerilogHDL設(shè)計(jì)語(yǔ)言，到現(xiàn)在面向?qū)ο蟮腟ystem Verilog、SystemC設(shè)計(jì)語(yǔ)言，硬件設(shè)計(jì)語(yǔ)言開始向高級(jí)語(yǔ)言發(fā)展。作為一個(gè)軟件設(shè)計(jì)人員，會(huì)很容易接受面向?qū)ο蟮恼Z(yǔ)言。現(xiàn)在軟件的設(shè)計(jì)中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個(gè)問題，本文在第一章第二節(jié)詳細(xì)介紹了軟硬結(jié)合的開發(fā)優(yōu)勢(shì)。另外，在第一章中還介紹了知識(shí)產(chǎn)權(quán)核心（IP Core）的發(fā)展與前景，特別是IP Core中軟核的設(shè)計(jì)與開發(fā)，許多FGPA的開發(fā)公司開始爭(zhēng)奪軟核的開發(fā)市場(chǎng)。 @@ 數(shù)字電路設(shè)計(jì)中最長(zhǎng)遇到的就是通信的問題，而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設(shè)計(jì)中，由于需要高速的處理速度，因此其內(nèi)部都是用并行總線進(jìn)行通信，但是由于集成電路資源的問題，不可能所有的外部設(shè)備都要用并行總線進(jìn)行通信，因此其外部通信就需要進(jìn)行串行傳輸。又因?yàn)樾枰B接的外部設(shè)備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個(gè)小型CPU的內(nèi)部構(gòu)造，以及這三個(gè)通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設(shè)計(jì)開發(fā)中，由于集成電路本身的特殊性，其開發(fā)流程也相對(duì)的復(fù)雜。本文由于篇幅的問題，只對(duì)總的開發(fā)流程作了簡(jiǎn)要的介紹，并且將其中最復(fù)雜但是又很重要的靜態(tài)時(shí)序分析進(jìn)行了詳細(xì)的論述。在通信協(xié)議的開發(fā)中，需要注意接口的設(shè)計(jì)、時(shí)序的分析、驗(yàn)證環(huán)境的搭建等，因此，本文以SPI數(shù)據(jù)通信協(xié)議的設(shè)計(jì)作為一個(gè)開發(fā)范例，從協(xié)議功能的研究到最后的驗(yàn)證測(cè)試，將FPGA 的開發(fā)流程與關(guān)鍵技術(shù)等以實(shí)例的方式進(jìn)行了詳細(xì)的論述。在SPI通信協(xié)議的開發(fā)中，不僅對(duì)協(xié)議進(jìn)行了詳細(xì)的功能分析，而且對(duì)架構(gòu)中的每個(gè)模塊的設(shè)計(jì)都進(jìn)行了詳細(xì)的論述。@@關(guān)鍵詞：FPGA；SPI；I2C；UART；靜態(tài)時(shí)序分析；驗(yàn)證環(huán)境
上傳時(shí)間： 2013-04-24
上傳用戶：vvbvvb123
MPEG-2是MPEG組織在1994年為了高級(jí)工業(yè)標(biāo)準(zhǔn)的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標(biāo)準(zhǔn)，其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標(biāo)準(zhǔn)，也是未來(lái)十年影響力最為廣泛的標(biāo)準(zhǔn)之一。 本文以MPEG-2視頻標(biāo)準(zhǔn)為研究?jī)?nèi)容，建立系統(tǒng)級(jí)設(shè)計(jì)方案，設(shè)計(jì)FPGA原型芯片，并在FPGA系統(tǒng)中驗(yàn)證視頻解碼芯片的功能。最后在0.18微米工藝下實(shí)現(xiàn)ASIC的前端設(shè)計(jì)。完成的主要工作包括以下幾個(gè)方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計(jì)，采用了自頂而下的設(shè)計(jì)方法，實(shí)現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點(diǎn)，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實(shí)現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實(shí)現(xiàn)了具體模塊的設(shè)計(jì)：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計(jì)中提出了特有的解碼方式；在可變長(zhǎng)模塊中的變長(zhǎng)數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實(shí)現(xiàn)，大大減少了變長(zhǎng)數(shù)據(jù)解碼的時(shí)間；IQ、IDCT模塊采用流水的設(shè)計(jì)方法，減少數(shù)據(jù)計(jì)算的時(shí)間：運(yùn)動(dòng)補(bǔ)償模塊，針對(duì)模塊數(shù)據(jù)運(yùn)算量大和訪問幀存儲(chǔ)器頻繁的特點(diǎn)，采用四個(gè)插值單元同時(shí)處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來(lái)加快運(yùn)動(dòng)補(bǔ)償速度。 3.根據(jù)視頻解碼的參考軟件，通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來(lái)驗(yàn)證模塊的功能正確性。最后用FPGA開發(fā)板實(shí)現(xiàn)了解碼系統(tǒng)的原型芯片驗(yàn)證，取得了良好的解碼效果。 整個(gè)設(shè)計(jì)采用Verilog HDL語(yǔ)言描述，通過了現(xiàn)場(chǎng)可編程門陣列(FPGA)的原型驗(yàn)證，并采用SIMC0.18μm工藝單元庫(kù)完成了該電路的邏輯綜合。經(jīng)過實(shí)際視頻碼流測(cè)試，本文設(shè)計(jì)可以達(dá)到MPEG-2視頻主類主級(jí)的實(shí)時(shí)解碼的技術(shù)要求。
上傳時(shí)間： 2013-07-27
上傳用戶：ice_qi
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場(chǎng)，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對(duì)象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲(chǔ)單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲(chǔ)中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長(zhǎng)的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)RTL級(jí)電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺(tái)，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個(gè)，寄存器共有4024個(gè)，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時(shí)間： 2013-07-01
上傳用戶：xymbian
隨著圖像聲納技術(shù)的發(fā)展，對(duì)于大數(shù)據(jù)量圖像數(shù)據(jù)的壓縮成為必須要解決的一個(gè)課題。本文結(jié)合水聲圖像特點(diǎn)，應(yīng)用VerilogHDL 語(yǔ)言在Quartus Ⅱ軟件環(huán)境下設(shè)計(jì)實(shí)現(xiàn)了JPEG基本模式編解碼器。 JPEG是國(guó)際標(biāo)準(zhǔn)化組織(ISO)和CCITT 聯(lián)合制定的靜態(tài)圖像的壓縮標(biāo)準(zhǔn)，是目前最常使用的圖像存儲(chǔ)格式。 論文首先介紹了JPEG編碼的基本原理，然后根據(jù)編碼的流程從總體結(jié)構(gòu)上對(duì)JPEG編碼器進(jìn)行了模塊劃分。對(duì)于2D—DCT變換采用了行列分離的快速算法；針對(duì)水聲圖像特點(diǎn)采用了DC系數(shù)直接編碼。以一幅真實(shí)的水聲圖像作為JPEG編碼器的測(cè)試輸入，對(duì)編碼器輸出的碼流經(jīng)過軟件編程后正確顯示出了JPEG圖片，并分析了壓縮圖像效果和質(zhì)量。 JPEG解碼器采用了和JPEG編碼器對(duì)稱的模塊劃分，2D—IDCT變換同樣采用了行列分離的快速算法；根據(jù)JPEG標(biāo)準(zhǔn)中哈夫曼編碼的特點(diǎn)，哈夫曼解碼采用了濃縮哈夫曼表法，降低了存儲(chǔ)資源，提高了解碼速度。對(duì)經(jīng)本文設(shè)計(jì)的JPEG解碼器解碼后的圖片和原圖片進(jìn)行了比較分析，結(jié)果表明本設(shè)計(jì)滿足要求。
上傳時(shí)間： 2013-05-25
上傳用戶：sn2080395
隨著人們對(duì)數(shù)字電視和數(shù)字視頻信息的需求越來(lái)越大，數(shù)字電視廣播在中國(guó)迅速的發(fā)展起來(lái)。近幾年，數(shù)字電視傳輸系統(tǒng)技術(shù)逐漸成熟，數(shù)字電視地面廣播（DTTB）傳輸標(biāo)準(zhǔn)也于2006年8月30號(hào)正式出臺(tái)。此標(biāo)準(zhǔn)技術(shù)是由我國(guó)多家單位聯(lián)合研究的，具有自主知識(shí)產(chǎn)權(quán)的數(shù)字地面電視傳輸標(biāo)準(zhǔn)。DTTB系統(tǒng)標(biāo)準(zhǔn)的研究與仿真，具有巨大的實(shí)用價(jià)值和廣闊的市場(chǎng)前景。 @@ 本文首先研究了地面數(shù)字電視廣播標(biāo)準(zhǔn)中平方根升余弦（SRRC）濾波器（滾降系數(shù)為0．05）的結(jié)構(gòu)設(shè)計(jì)，介紹了一種適合在FPGA中實(shí)現(xiàn)的高階高速FIR濾波器的并行流水線結(jié)構(gòu)。在本設(shè)計(jì)中，以CSD數(shù)優(yōu)化濾波器系數(shù)，并運(yùn)用簡(jiǎn)化加法器圖（Reduced Adder Graph，RAG）算法進(jìn)行改進(jìn)，最后采用并行處理的轉(zhuǎn)置型流水線結(jié)構(gòu)實(shí)現(xiàn)。 @@ 接著研究數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)采用的傳輸技術(shù)-OFDM的基本概念和技術(shù)特點(diǎn)，并研究了清華大學(xué)提出的DMB-T方案中TDS-OFDM信號(hào)幀的組成結(jié)構(gòu)以及相關(guān)原理。 @@ 最后，本文針對(duì)OFDM調(diào)制所需要的3780點(diǎn)FFT處理器進(jìn)行研究。為了保證OFDM信號(hào)的采樣率和時(shí)域?qū)ьl的采樣率相同，以達(dá)到較好的同步性能，采用了3780個(gè)正交子載波的設(shè)計(jì)方案。在實(shí)現(xiàn)過程中，分析比較了多種算法的計(jì)算復(fù)雜性，設(shè)計(jì)出在硬件實(shí)現(xiàn)復(fù)雜度上進(jìn)行優(yōu)化的3780點(diǎn)FFT處理器的數(shù)據(jù)流流水線算法。之后，通過定點(diǎn)仿真比較各模塊輸出的動(dòng)態(tài)范圍和概率分布，設(shè)計(jì)出定點(diǎn)字長(zhǎng)的優(yōu)化方案，并分析計(jì)算了這一處理器的輸出信噪比與內(nèi)部各模塊字長(zhǎng)的關(guān)系，進(jìn)一步降低了硬件實(shí)現(xiàn)復(fù)雜性。 @@關(guān)鍵字：數(shù)字電視地面廣播傳輸（DTTB）；平方根升余弦濾波器（SRRC）；正交頻分復(fù)用調(diào)制（OFDM）；快速傅立葉變換（FFT）； 3780
上傳時(shí)間： 2013-04-24
上傳用戶：mdrd3080
LED顯示屏是LED點(diǎn)陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來(lái)，以其亮度高、視角廣、壽命長(zhǎng)、性價(jià)比高的特點(diǎn)，在交通、廣告、新聞發(fā)布、體育比賽、電子景觀等領(lǐng)域得到了廣泛應(yīng)用。 LED顯示屏控制器作為控制LED屏顯示圖像、數(shù)據(jù)的關(guān)鍵，是整個(gè)LED視頻顯示系統(tǒng)的核心。本文研究的是對(duì)全彩色同步LED屏的控制，控制LED屏同步顯示在上位機(jī)顯示系統(tǒng)中某固定位置處的圖像。根據(jù)已有的LED顯示屏及其驅(qū)動(dòng)器的特點(diǎn)，提出了一種可行的方案并進(jìn)行了設(shè)計(jì)。系統(tǒng)主要分為兩個(gè)部分：視頻信號(hào)的獲取，視頻信號(hào)的處理。 經(jīng)過分析比較，決定從顯卡的DVI接口獲得視頻源，視頻源經(jīng)過DVI解碼芯片TFP401A的解碼后，可以獲得圖像的數(shù)字信息，這些信息包括紅、綠、藍(lán)三基色的數(shù)據(jù)以及行同步、場(chǎng)同步、使能等控制信號(hào)。這些信號(hào)將在視頻信號(hào)處理模塊中被使用。 信號(hào)處理模塊在接收視頻信號(hào)源后，對(duì)數(shù)據(jù)進(jìn)行處理，最后輸出數(shù)據(jù)給驅(qū)動(dòng)電路。在信號(hào)處理模塊中，采用了可編程邏輯器件FPGA來(lái)完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程（ISP）等特點(diǎn)，所以特別適合于本設(shè)計(jì)。利用FPGA的可編程性，在FPGA內(nèi)部劃分了各個(gè)小模塊，各小模塊中通過少量的信號(hào)進(jìn)行聯(lián)系，這樣就將比較大的系統(tǒng)轉(zhuǎn)化成許多小的系統(tǒng)，使得設(shè)計(jì)更加簡(jiǎn)單，容易驗(yàn)證。本文分析了驅(qū)動(dòng)電路所需要的數(shù)據(jù)的特點(diǎn)，全彩色灰度級(jí)的實(shí)現(xiàn)方式，決定把系統(tǒng)劃分為視頻源截取、RGB格式轉(zhuǎn)化、位平面分離、讀SRAM地址發(fā)生器、寫SRAM地址發(fā)生器、讀寫SRAM選擇控制器、灰度實(shí)現(xiàn)等模塊。 最后利用示波器和SignalTap II邏輯分析儀等工具，對(duì)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試。改進(jìn)了時(shí)序、優(yōu)化了布局布線，使得系統(tǒng)性能得到了良好的改善。 在分析了所需要的資源的基礎(chǔ)上，課題決定采用Altera的Cyclone EP1C12 FPGA設(shè)計(jì)視頻信號(hào)處理模塊，在Quartus II和modelsim平臺(tái)下，用Verilog HDL語(yǔ)言開發(fā)。
上傳時(shí)間： 2013-05-19
上傳用戶：玉簫飛燕
對(duì)于H.264視頻編碼系統(tǒng)，雖然單純用軟件也可以實(shí)現(xiàn)整個(gè)編碼過程，但是由于整個(gè)編碼系統(tǒng)的算法復(fù)雜度很高，里面又有大量的數(shù)學(xué)運(yùn)算，使得軟件的計(jì)算能力差、速度慢，容易造成總線擁擠，所以單純地依靠軟件無(wú)法實(shí)現(xiàn)視頻編碼的要求。為了縮短整個(gè)編碼的時(shí)間，提高編碼系統(tǒng)的工作效率，有必要將軟件中耗費(fèi)時(shí)間和資源較多的模塊用硬件來(lái)實(shí)現(xiàn)。本文正是基于上述的想法，通過使用FPGA豐富的內(nèi)部資源來(lái)實(shí)現(xiàn)H.264的編碼。本系統(tǒng)流程是首先使用視頻解碼芯片SAA7113將從攝像頭傳輸過來(lái)的PAL制式數(shù)據(jù)轉(zhuǎn)換為ITU656格式的數(shù)字視頻數(shù)據(jù)，然后由FPGA讀取并進(jìn)行預(yù)測(cè)、變換和編碼，最后將編碼生成的碼流通過USB接口發(fā)送到PC端進(jìn)行解碼和顯示。
上傳時(shí)間： 2013-06-30
上傳用戶：hehuaiyu
高速、高精度已經(jīng)成為伺服驅(qū)動(dòng)系統(tǒng)的發(fā)展趨勢(shì)，而位置檢測(cè)環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動(dòng)系統(tǒng)中常用的檢測(cè)裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對(duì)式。本文從原理上對(duì)增量式光電編碼器和絕對(duì)式光電編碼器做了深入的分析，通過對(duì)比它們的特性，得出了絕對(duì)式光電編碼器更適合高速、高精度伺服驅(qū)動(dòng)系統(tǒng)的結(jié)論。 絕對(duì)式光電編碼器精度高、位數(shù)多的特點(diǎn)決定其通信方式只能采取串行傳輸方式，且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對(duì)編碼器主要生產(chǎn)廠商日本多摩川公司的絕對(duì)式光電編碼器，深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時(shí)序等。隨后介紹了新興的電子器件FPGA及其開發(fā)語(yǔ)言硬件描述語(yǔ)言Verilog HDL，并對(duì)基于FPGA的絕對(duì)式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上，采用自頂向下的設(shè)計(jì)方法，將整個(gè)接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個(gè)模塊，各個(gè)模塊采用Verilog語(yǔ)言進(jìn)行描述設(shè)計(jì)編碼器接口電路。最終的設(shè)計(jì)在相關(guān)硬件電路上實(shí)現(xiàn)。最后，通過在TMS320F2812伺服控制平臺(tái)上編寫的硬件驅(qū)動(dòng)程序驗(yàn)證了整個(gè)設(shè)計(jì)的各項(xiàng)功能，達(dá)到了設(shè)計(jì)的要求。
上傳時(shí)間： 2013-07-11
上傳用戶：snowkiss2014
自香農(nóng)先生于1948年開創(chuàng)信息論以來(lái)，經(jīng)過將近60年的發(fā)展，信道編碼技術(shù)已經(jīng)成為通信領(lǐng)域的一個(gè)重要分支，各種編碼技術(shù)層出不窮。目前廣泛研究的低密度奇偶校驗(yàn)(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯(cuò)碼，并已在數(shù)字電視、無(wú)線通信、磁盤存儲(chǔ)等領(lǐng)域得到大量應(yīng)用。 目前數(shù)字電視已經(jīng)成為最熱門的話題之一，用手機(jī)看北京奧運(yùn)，已經(jīng)成為每一個(gè)中國(guó)人的夢(mèng)想。最近兩年我國(guó)頒布了兩部與數(shù)字電視有關(guān)的通信標(biāo)準(zhǔn)，分別是數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)和移動(dòng)多媒體(CMMB)即俗稱的手機(jī)電視標(biāo)準(zhǔn)。數(shù)字電視正與每個(gè)人走得越來(lái)越近，我國(guó)預(yù)期在2015年全面實(shí)現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標(biāo)準(zhǔn)的核心技術(shù)之一的前向糾錯(cuò)碼技術(shù)已經(jīng)成為眾多科研單位的研究熱點(diǎn)，相應(yīng)的編解碼芯片更成為重中之重。在DMB-TH標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級(jí)聯(lián)編碼方式，在CMMB標(biāo)準(zhǔn)中用到了LDPC碼和RS碼的級(jí)聯(lián)編碼方式，在DVB-S2標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級(jí)聯(lián)編碼方式。 本論文以目前最重要的三個(gè)與數(shù)字電視相關(guān)的標(biāo)準(zhǔn)：數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)、手機(jī)電視標(biāo)準(zhǔn)(CMMB)以及數(shù)字衛(wèi)星電視廣播標(biāo)準(zhǔn)(DVB-S2)為切入點(diǎn)，深入研究它們的編碼方式，設(shè)計(jì)了這三個(gè)標(biāo)準(zhǔn)中的LDPC碼編碼器，并在FPGA上實(shí)現(xiàn)了前兩個(gè)標(biāo)準(zhǔn)的編碼芯片，實(shí)現(xiàn)了DMB-TH標(biāo)準(zhǔn)中0.4、0.6以及0.8三種碼率的復(fù)用。在研究CMMB標(biāo)準(zhǔn)中編碼器設(shè)計(jì)時(shí)，提出一種改進(jìn)的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測(cè)試結(jié)果表明，芯片邏輯功能完全正確，速度和資源消耗均達(dá)到了標(biāo)準(zhǔn)的要求，具有一定的商用價(jià)值。
上傳時(shí)間： 2013-07-07
上傳用戶：327000306
現(xiàn)代社會(huì)對(duì)各種無(wú)線通信業(yè)務(wù)的需求迅猛增長(zhǎng)，這就要求無(wú)線通信在具有較高傳輸質(zhì)量的同時(shí)，還必須具有較大的傳輸容量。這種需求要求在無(wú)線通信中必須采用效率較高的線性調(diào)制方式，以提高有限頻帶帶寬的數(shù)據(jù)速率和頻譜利用率，而效率較高的調(diào)制方式通常會(huì)對(duì)發(fā)端發(fā)射機(jī)的線性要求較高，這就使功率放大器線性化技術(shù)成為下一代無(wú)線通信系統(tǒng)的關(guān)鍵技術(shù)之一。 在本文中，研究了前人所提出的各種功放線性化技術(shù)，如功率回退法、正負(fù)反饋法、預(yù)失真和非線性器件法等等，針對(duì)功率放大器對(duì)信號(hào)的失真放大問題進(jìn)行研究，對(duì)比和研究了目前廣泛流行的自適應(yīng)數(shù)字預(yù)失真算法。在一般的自適應(yīng)數(shù)字預(yù)失真算法中，主要有兩類：無(wú)記憶非線性預(yù)失真和有記憶非線性預(yù)失真。無(wú)記憶非線性預(yù)失真主要是通過比較功率放大器的反饋信號(hào)和已知輸入信號(hào)的幅度和相位的誤差來(lái)估計(jì)預(yù)失真器的各種修正參數(shù)。而有記憶非線性預(yù)失真主要是綜合考慮功率放大器非線性和記憶性對(duì)信號(hào)的污染，需要同時(shí)分析信號(hào)的當(dāng)前狀態(tài)和歷史狀態(tài)。在對(duì)比完兩種數(shù)字預(yù)失真算法之后，文章著重分析了有記憶預(yù)失真算法，選擇了其中的多項(xiàng)式預(yù)失真算法進(jìn)行了具體分析推演，并通過軟件無(wú)線電的方法將數(shù)字信號(hào)處理與FPGA結(jié)合起來(lái)，在內(nèi)嵌了System Generator軟件的Matlab/Simulink上對(duì)該算法進(jìn)行仿真分析，證明了這個(gè)算法的性能和有效性。 本文另外一個(gè)最重要的創(chuàng)新點(diǎn)在于，在FPGA設(shè)計(jì)上，使用了系統(tǒng)級(jí)設(shè)計(jì)的思路，與Xilinx公司提供的軟件能夠很好的配合，在完成仿真后能夠直接將代碼轉(zhuǎn)換成FPGA的網(wǎng)表文件或者硬件描述語(yǔ)言，大大簡(jiǎn)化了開發(fā)過程，縮短了系統(tǒng)的開發(fā)周期。
上傳時(shí)間： 2013-06-20
上傳用戶：handless
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
