自適應(yīng)濾波器是統(tǒng)計信號處理的一個重要組成部分。在實際應(yīng)用中，由于沒有充足的信息來設(shè)計固定系數(shù)的數(shù)字濾波器，或者設(shè)計規(guī)則會在濾波器正常運行時改變，因此我們需要研究自適應(yīng)濾波器。凡是需要處理未知統(tǒng)計環(huán)境下運算結(jié)果所產(chǎn)生的信號或需要處理非平穩(wěn)信號時，自適應(yīng)濾波器可以提供一種吸引人的解決方法，而且其性能通常遠(yuǎn)優(yōu)于用常規(guī)方法設(shè)計的固定濾波器。此外，自適應(yīng)濾波器還能提供非自適應(yīng)方法所不可能提供的新的信號處理能力。 本論文從自適應(yīng)濾波器研究的重要意義入手，介紹了線性自適應(yīng)濾波器的基本原理、算法及設(shè)計方法，對幾種基于最小均方誤差準(zhǔn)則或最小平方誤差準(zhǔn)則的自適應(yīng)濾波器算法進(jìn)行研究，最終基于一改近的LMS算法設(shè)計復(fù)數(shù)自適應(yīng)濾波器，并以VHDL語言編寫在maxplus平臺上進(jìn)行仿真測試。
標(biāo)簽： FPGA 自適應(yīng)濾波器
上傳時間： 2013-07-11
上傳用戶：W51631
隨著ASIC設(shè)計規(guī)模的增長，功能驗證已成為整個開發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應(yīng)用的要求，基于FPGA組的原型驗證方法能有效縮短系統(tǒng)的開發(fā)周期，可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計規(guī)模的增長，單芯片已無法容納整個設(shè)計，所以常常需要對設(shè)計進(jìn)行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統(tǒng)的可配置互連結(jié)構(gòu)和ASIC邏輯分割算法進(jìn)行了深入的研究，提出了FPGA陣列的非對稱可配置互連結(jié)構(gòu)。與現(xiàn)有的對稱互連結(jié)構(gòu)相比，該結(jié)構(gòu)能提供更多的互連通道，可實現(xiàn)對I/O數(shù)量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進(jìn)行了較深入的研究。針對現(xiàn)有的兩類分割算法存在的不足，提出并實現(xiàn)了基于設(shè)計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設(shè)計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導(dǎo)邏輯分割過程，避免了設(shè)計分割過程的盲目性，簡化了邏輯分割過程。 本文還對并行邏輯分割方法進(jìn)行了研究，提出了兩種基于不同任務(wù)分配策略的并行分割算法，并對其進(jìn)行了模擬和性能分析；驗證了采用并行方案對ASIC邏輯進(jìn)行分割和映射的可行性。 最后基于改進(jìn)的芯片互連結(jié)構(gòu)，使用原型系統(tǒng)驗證方法對某一大規(guī)模ASIC設(shè)計進(jìn)行了邏輯分割和功能驗證。實驗結(jié)果表明，使用改進(jìn)后的FPGA陣列互連結(jié)構(gòu)可以更方便和快捷地實現(xiàn)ASIC設(shè)計的分割和驗證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗證過程提供更好的支持，滿足現(xiàn)在和將來大規(guī)模ASIC邏輯驗證的需求。
標(biāo)簽： FPGA ASIC 邏輯 驗證技術(shù)
上傳時間： 2013-06-12
上傳用戶：極客
模糊控制是智能控制的重要組成部分，它能對那些不能建立精確數(shù)學(xué)模型的場合進(jìn)行有效的控制；近年來，F(xiàn)PGA及EDA技術(shù)發(fā)展迅速。本論文就是要結(jié)合這兩種先進(jìn)技術(shù)，在一塊FPGA芯片上實現(xiàn)一個雙輸入單輸出的模糊控制器，并嘗試將ADC和DAC集成在該芯片中，以簡化系統(tǒng)設(shè)計。 首先闡述了模糊控制的理論基礎(chǔ)，重點介紹了雙輸入單輸出的模糊控制算法；然后在簡單介紹FPGA結(jié)構(gòu)和VHDL語言的基礎(chǔ)上，采用自項向下的設(shè)計方法，應(yīng)用主流EDA工具進(jìn)行模糊控制各模塊的設(shè)計，并對每個模塊進(jìn)行仿真；最后將各模塊組成一完整的模糊控制器，在EDA工具上進(jìn)行仿真驗證和編程下載，并用一個溫度控制實驗驗證了控制器的功能，證明該控制器滿足一般控制應(yīng)用的要求。 本論文是以VHDL和FPGA為代表的現(xiàn)代數(shù)字系統(tǒng)設(shè)計技術(shù)在智能控制領(lǐng)域應(yīng)用的一個嘗試，拓寬了模糊控制器的實現(xiàn)形式，相比于傳統(tǒng)的以單片機(jī)為載體的模糊控制器，在系統(tǒng)的簡單性、實時性和經(jīng)濟(jì)性方面都有顯著的增強(qiáng)，是一種值得采用的方法。 由于在算法的處理上采取了一定的簡化，所以損失了一定的精度。今后可以在算法上進(jìn)行完善，設(shè)計出高精度的模糊控制器。
上傳時間： 2013-06-07
上傳用戶：haoxiyizhong
在測井過程中，由于測井深度直接影響到其它測井信息的準(zhǔn)確性，所以精確的測井深度變得越來越重要。本文針對現(xiàn)有絞車系統(tǒng)的不足(CPU為單片機(jī)決定其精度不高、缺少完善的深度校正系統(tǒng)等)，首次將DSP與FPGA應(yīng)用到測井絞車系統(tǒng)中，充分利用FPGA硬件資源豐富、速度快及DSP軟件設(shè)計靈活的特點，使系統(tǒng)硬件、軟件結(jié)構(gòu)更加合理，功能得到增強(qiáng)，性價比進(jìn)一步提高，從而優(yōu)化了整個系統(tǒng)，為今后絞車設(shè)計提供了新的方法和途徑。 本文相對其它絞車系統(tǒng)的設(shè)計，主要特點有：設(shè)計了比較完善的深度校正模塊(深度脈沖校正、根據(jù)磁記號與磁定位信號的校正、由張力等原因引起的電纜形變的校正)。將打標(biāo)和測量一體化。設(shè)計了方便的通信接口(校正后的深度脈沖及DSP通過RS232與主測井儀的通信)。使用DSP作為CPU并且配合FPGA作預(yù)處理從而提高了測量深度的準(zhǔn)確性。電路采用了可編程邏輯器件，提高了電路工作的可靠性，減小了電路板面積。另外，本文在研究電纜絞車系統(tǒng)的同時，對測井的地面信號處理也進(jìn)行了初步的研究，主要是對趨膚效應(yīng)的校正做了初步的研究。 本文所完成的是一個完整的測量與打標(biāo)系統(tǒng)，通過室內(nèi)與現(xiàn)場實驗，得出該系統(tǒng)具有高精度、高智能化等優(yōu)點。最后，本文對該系統(tǒng)的發(fā)展方向作了展望。
標(biāo)簽： FPGA DSP 絞車 系統(tǒng)研究
上傳時間： 2013-07-08
上傳用戶：星仔
在合成孔徑雷達(dá)的研究和研制工作中，合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號，采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對象。首先對模擬器的幾項主要技術(shù)進(jìn)行分析，在對點目標(biāo)回波信號模型分析研究的基礎(chǔ)上，對點目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗證，從而為硬件實現(xiàn)提供了正確的信號模型；針對傳統(tǒng)的“波形存儲直讀法”方案，即在計算機(jī)平臺上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲，再通過計算機(jī)接口實現(xiàn)數(shù)據(jù)傳輸，最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號這一過程，分析指出該方案在實現(xiàn)高分辨率時的速度和容量瓶頸。 針對具體的設(shè)計要求，圍繞速度和容量問題，本文著眼于高分辨率SAR模擬器的FPGA實現(xiàn)研究，指出FPGA實時生成點目標(biāo)原始回波數(shù)據(jù)是其實現(xiàn)的核心；針對這一核心問題，充分利用現(xiàn)代VLSI設(shè)計中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源，在時間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式，將速度和容量問題統(tǒng)一為數(shù)據(jù)的高速生成問題；給出了系統(tǒng)總體設(shè)計思想，該方案不需要大容量存儲器單元，大大減少模擬器復(fù)雜度；對原始回波數(shù)據(jù)實時生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真，結(jié)果表明FPGA可以滿足課題設(shè)計要求；同時，對該模擬器片上系統(tǒng)的實現(xiàn)、增強(qiáng)人機(jī)交互性，給出了人機(jī)界面的設(shè)計思路。 分析指出了點目標(biāo)原始回波數(shù)據(jù)實時生成模塊通過并行擴(kuò)展即可實現(xiàn)多點目標(biāo)的原始回波數(shù)據(jù)實時生成；最后對復(fù)雜場景目標(biāo)模擬器的實現(xiàn)進(jìn)行了構(gòu)思，指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實時生成的思想，為國內(nèi)業(yè)界在此方向做了一些理論和實踐上的有益探索，對于國內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實際意義。
標(biāo)簽： FPGA 高分辨率 合成孔徑 雷達(dá)視頻
上傳時間： 2013-04-24
上傳用戶：阿四AIR
在合成孔徑雷達(dá)的研究和研制工作中，合成孔徑雷達(dá)模擬技術(shù)具有十分重要的作用。本文以440MHz帶寬線性調(diào)頻信號，采樣頻率500MHz高分辨合成孔徑雷達(dá)視頻模擬器為研究對象。首先對模擬器的幾項主要技術(shù)進(jìn)行分析，在對點目標(biāo)回波信號模型分析研究的基礎(chǔ)上，對點目標(biāo)原始回波數(shù)據(jù)進(jìn)行模擬并做了成像驗證，從而為硬件實現(xiàn)提供了正確的信號模型；針對傳統(tǒng)的“波形存儲直讀法”方案，即在計算機(jī)平臺上用模擬軟件產(chǎn)生原始回波數(shù)據(jù)并存儲，再通過計算機(jī)接口實現(xiàn)數(shù)據(jù)傳輸，最后完成數(shù)模轉(zhuǎn)換產(chǎn)生視頻信號這一過程，分析指出該方案在實現(xiàn)高分辨率時的速度和容量瓶頸。 針對具體的設(shè)計要求，圍繞速度和容量問題，本文著眼于高分辨率SAR模擬器的FPGA實現(xiàn)研究，指出FPGA實時生成點目標(biāo)原始回波數(shù)據(jù)是其實現(xiàn)的核心；針對這一核心問題，充分利用現(xiàn)代VLSI設(shè)計中的流水線技術(shù)與并行陣列技術(shù)以及FPGA的優(yōu)良性能和豐富資源，在時間上采用同步流水結(jié)構(gòu)、空間上采用并行陣列形式，將速度和容量問題統(tǒng)一為數(shù)據(jù)的高速生成問題；給出了系統(tǒng)總體設(shè)計思想，該方案不需要大容量存儲器單元，大大減少模擬器復(fù)雜度；對原始回波數(shù)據(jù)實時生成模塊的各主要單元給出了結(jié)構(gòu)并進(jìn)行了仿真，結(jié)果表明FPGA可以滿足課題設(shè)計要求；同時，對該模擬器片上系統(tǒng)的實現(xiàn)、增強(qiáng)人機(jī)交互性，給出了人機(jī)界面的設(shè)計思路。 分析指出了點目標(biāo)原始回波數(shù)據(jù)實時生成模塊通過并行擴(kuò)展即可實現(xiàn)多點目標(biāo)的原始回波數(shù)據(jù)實時生成；最后對復(fù)雜場景目標(biāo)模擬器的實現(xiàn)進(jìn)行了構(gòu)思，指出了傳統(tǒng)方案在改進(jìn)的基礎(chǔ)上實現(xiàn)高分辨率視頻模擬器的可行性。本文首次提出以FPGA實現(xiàn)高分辨率合成孔徑雷達(dá)原始回波數(shù)據(jù)實時生成的思想，為國內(nèi)業(yè)界在此方向做了一些理論和實踐上的有益探索，對于國內(nèi)高分辨率合成孔徑雷達(dá)的研制具有一定的實際意義。
標(biāo)簽： FPGA USB 性能 數(shù)據(jù)采集模塊
上傳時間： 2013-05-26
上傳用戶：alia
通信領(lǐng)域的主導(dǎo)技術(shù)有兩種：用于內(nèi)部商業(yè)通信的局域網(wǎng)(LAN)中的以太網(wǎng)(Ethernet)和廣域網(wǎng)(WAN)中的SDH(SynchronousDigitalHierarchy)。因為在SDH網(wǎng)絡(luò)上不直接支持以太網(wǎng)，當(dāng)企業(yè)(客戶)間需要彼此通信或企業(yè)(客戶)內(nèi)需要將其總部與分部連至同一LAN網(wǎng)時互連問題便應(yīng)運而生。 該研究課題的目的是研究在EoS(EthernetoverSDH)實現(xiàn)過程中存在的技術(shù)難題和協(xié)議實現(xiàn)的復(fù)雜性，提出一種簡單、快速、高效的協(xié)議實現(xiàn)方法。主要關(guān)注的是EoS系統(tǒng)中與協(xié)議幀映射相關(guān)的關(guān)鍵技術(shù)，例如：自定義幀結(jié)構(gòu)、幀定位、全數(shù)字鎖相技術(shù)、流量控制技術(shù)等，最終完成EoS中這些關(guān)鍵技術(shù)模塊的設(shè)計。 該課題簡單分析EoS系統(tǒng)相關(guān)協(xié)議幀結(jié)構(gòu)及EoS系統(tǒng)的原理，闡述了FPGA技術(shù)的實現(xiàn)方法，重點在于利用業(yè)界最先進(jìn)的EDA工具實現(xiàn)EoS系統(tǒng)中幀映射技術(shù)。系統(tǒng)中采用一種簡化了的點對點實現(xiàn)方案，對以太網(wǎng)的數(shù)據(jù)幀直接進(jìn)行HDLC幀格式封裝，采用多通道的E1信道承載完整的HIDLC幀方式將HDLC幀映射到E1信道中，然后采用單通道承載多個完整的E1幀方式將E1映射到SDH信道中，從而把以太網(wǎng)幀有效地映射到SDH的負(fù)荷中，實現(xiàn)“透明的局域網(wǎng)服務(wù)”。這對在現(xiàn)有的SDH傳輸設(shè)備上承載以太網(wǎng)，開發(fā)實現(xiàn)以太網(wǎng)的廣域連接設(shè)備，將會具有重要的意義。
上傳時間： 2013-04-24
上傳用戶：bugtamor
隨著當(dāng)今生產(chǎn)力的發(fā)展和技術(shù)的進(jìn)步，生產(chǎn)設(shè)備的自動化程度越來越高，傳統(tǒng)的監(jiān)控手段已不能滿足生產(chǎn)自動化、智能化和網(wǎng)絡(luò)化的需求。智能巡檢終端作為生產(chǎn)安全的重要輔助設(shè)備，能在復(fù)雜環(huán)境下實現(xiàn)對多設(shè)備多信號量的實時采集和處理，可以作為解決生產(chǎn)設(shè)備安全運行的主要手段之一。近來年嵌入式技術(shù)以其強(qiáng)大的處理能力、高度的可靠性在微控制領(lǐng)域的應(yīng)用越來越廣泛。無線通信技術(shù)，特別是GPRS無線網(wǎng)絡(luò)技術(shù)的快速發(fā)展。使互聯(lián)網(wǎng)等寬帶數(shù)據(jù)網(wǎng)絡(luò)與無線通信網(wǎng)絡(luò)實現(xiàn)互聯(lián)，能夠大大提高無線監(jiān)控效率。在分析研究了當(dāng)前國內(nèi)、外設(shè)備巡檢系統(tǒng)研究現(xiàn)狀，并結(jié)合嵌入式技術(shù)和GPRS無線網(wǎng)絡(luò)通訊技術(shù)的基礎(chǔ)上，根據(jù)實際項目企業(yè)的具體生產(chǎn)要求，論文提出了一種基于GPRS無線通信技術(shù)與嵌入式技術(shù)的無線智能設(shè)備巡檢系統(tǒng)。 本系統(tǒng)采用三星公司的ARM920TS3C2410芯片作為系統(tǒng)處理器，處理器從外部傳感器采集到的相關(guān)數(shù)據(jù)，如：溫度、濕度、壓力等，通過SIM—300GRPS無線通訊模塊的AT命令將數(shù)據(jù)通過無線網(wǎng)絡(luò)傳送到移動運營商GPRS網(wǎng)絡(luò)中，然后將數(shù)據(jù)傳送到生產(chǎn)監(jiān)控中心(指定IP地址或域名)監(jiān)控中心，監(jiān)控中心可以通過專門軟件對從各監(jiān)控點傳遞的數(shù)據(jù)作出分析處理，并通過GPRS網(wǎng)絡(luò)將相關(guān)控制命令反饋給各個監(jiān)控點。 本課題主要工作集中在兩個方面：一方面是GPRS無線收發(fā)設(shè)備硬件實現(xiàn)，在這一部分涉及到模塊硬件功能設(shè)計、無線模塊、嵌入式處理器的選型；另一方面是軟件設(shè)計，給出了系統(tǒng)軟件開發(fā)流程，完成了各模塊的開發(fā)工作。研究和試驗表明，該系統(tǒng)具有價格低廉、穩(wěn)定可靠的特點，能滿足遠(yuǎn)程無線數(shù)據(jù)傳輸?shù)膶嶋H需求。
標(biāo)簽： ARMGPRS 無線智能 巡檢 終端設(shè)計
上傳時間： 2013-06-01
上傳用戶：wxhwjf
諧波帶來的影響已經(jīng)嚴(yán)重危及到電力系統(tǒng)的安全、經(jīng)濟(jì)、穩(wěn)定運行。解決諧波污染的關(guān)鍵在于精確實時地確定諧波的成分、幅值和相位等因素。而今普通工業(yè)控制計算機(jī)已越來越不能滿足系統(tǒng)運行的高效性、高實時性、高穩(wěn)定運行性和高可靠性等要求，給諧波的測量帶來誤差，因而開發(fā)新一代基于ARM平臺和嵌入式Linux系統(tǒng)的電力諧波檢測裝置來滿足這些要求顯得很重要。 同時，友好的圖形界面也已經(jīng)成為人們普遍關(guān)注的一個熱點問題。電力諧波檢測裝置的圖形用戶系統(tǒng)更是存在著進(jìn)程獨立、網(wǎng)絡(luò)通信能力、跨平臺等特殊需求。在眾多的圖形用戶界面軟件中，因QT/Embedded具有跨平臺、面向?qū)ο蟆⒛茉O(shè)計精美的人機(jī)界面等優(yōu)點，系統(tǒng)便選取QT/Embedded作為支撐平臺，并解決了QT/Embedded跨平臺移植和中文化等問題。 因頻譜泄露和柵欄效應(yīng)以及系統(tǒng)基本頻率的波動，普通的FFT算法不能準(zhǔn)確測量諧波和間諧波成份。為了提高測量精度，本文先用頻域插值法確定系統(tǒng)的基本頻率，以及插值多項式方法重構(gòu)時域采樣信號，接下來用FFT計算整數(shù)次諧波成份，以及頻域插值方法計算間諧波成份。 系統(tǒng)選用長沙科瑞捷機(jī)電有限公司提供的基于ARM處理器的SAM7430模塊，在此基礎(chǔ)上開發(fā)諧波檢測軟件，包括數(shù)據(jù)采集、FFT分析以及界面顯示程序。經(jīng)初步調(diào)試系統(tǒng)工作穩(wěn)定可靠，具有一定的實用參考價值。
上傳時間： 2013-08-02
上傳用戶：lijinchuan
生物發(fā)酵作為現(xiàn)代生物技術(shù)工業(yè)的重要組成部分，已被廣泛用于食品、制藥等各個領(lǐng)域，并顯示出良好的發(fā)展前景和巨大的市場潛力。但由于生物發(fā)酵過程是一種復(fù)雜的生化反應(yīng)過程，控制變量眾多且相互關(guān)聯(lián)度較大，采用傳統(tǒng)控制方法難以實現(xiàn)有效控制。 因此，本文根據(jù)生物發(fā)酵的流程特點和當(dāng)今國內(nèi)市場的切實需要，在總結(jié)國內(nèi)外相關(guān)研究的基礎(chǔ)上，針對非線性、時變、大滯后的發(fā)酵過程，將智能控制技術(shù)融入到了生物發(fā)酵控制系統(tǒng)中，主要對發(fā)酵過程中的溫度、PH值的控制算法進(jìn)行研究，分別設(shè)計了仿人智能模糊PID控制和仿人智能模糊控制，模擬仿真和實驗分析表明，控制效果優(yōu)于傳統(tǒng)算法。 基于32位ARM架構(gòu)的嵌入式微處理器以其高性能、低功耗、低成本的優(yōu)勢，得到了很好的推廣，同時國內(nèi)微電子與嵌入式技術(shù)得到了迅速發(fā)展。鑒于此背景，本系統(tǒng)現(xiàn)場控制的下位機(jī)的硬件平臺采用基于S3C2410的處理器，軟件設(shè)計中采用了嵌入式Linux系統(tǒng)。同時采用了集散控制技術(shù)，實現(xiàn)一臺上位機(jī)可以同時與多臺下位機(jī)的數(shù)據(jù)通訊和遠(yuǎn)程監(jiān)控，且下位機(jī)可以脫離上位計算機(jī)單獨對各種參數(shù)進(jìn)行控制。 本文的工作重點主要包括：主要參數(shù)測量與控制、發(fā)酵過程系統(tǒng)的總體設(shè)計、嵌入式系統(tǒng)的設(shè)計。本發(fā)酵控制系統(tǒng)對發(fā)酵過程進(jìn)行實時監(jiān)測、優(yōu)化操作，不僅能避免人工操作的不確定因素，提高自動化水平，而且能夠?qū)Πl(fā)酵過程中主要參數(shù)進(jìn)行有效控制，具有重要的現(xiàn)實意義。
標(biāo)簽： ARMLinux 生物發(fā)酵 智能控制系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：1142895891
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
