單片機驅(qū)動SD卡 包括一些基本的函數(shù) 方便應(yīng)用
上傳時間： 2013-05-21
上傳用戶：stewart·
隨著數(shù)字電視技術(shù)的飛速發(fā)展，數(shù)字機頂盒已成為現(xiàn)在模擬電視收看數(shù)字電視節(jié)目必不可少的設(shè)備。而數(shù)字機頂盒需要在解碼后的模擬視頻信號上加入屏幕顯示信息(如亮度、色度、信息服務(wù)菜單等)以提供給觀眾良好的界面和靈活的人機交互。 v屏幕顯示系統(tǒng)(OSG，On-Screen-Graphics)解決了現(xiàn)有模擬電視無法實現(xiàn)的疊加屏幕顯示信息的問題，提供同步輸出疊加有各種圖形、文字的電視節(jié)目圖像的功能，其中最主要的部分是OSD(On-Screen-Display)，即屏幕顯示單元。OSD將疊加的位圖圖像分為多個OSD塊，一般定義為矩形區(qū)域。每個矩形區(qū)域，例如臺標、參數(shù)調(diào)節(jié)框、字幕等，都有獨立的4色、16色或256色顏色查找表。同時OSG系統(tǒng)也支持真彩模式。OSD塊經(jīng)由編碼/混合器與視頻圖像進行alpha混合后輸出到電視屏幕上。 本文詳細介紹了應(yīng)用FPGA設(shè)計包括屏幕顯示單元在內(nèi)的OSG系統(tǒng)的思路和設(shè)計過程，描述了模塊的劃分與功能仿真。在論文前半部分，本文給出了圖文屏幕顯示系統(tǒng)各子單元的工作流程，接著論文的后半部分，給出了詳細的模塊接口說明和硬件實現(xiàn)。
上傳時間： 2013-07-27
上傳用戶：萬有引力
關(guān)于USB 運動控制卡 設(shè)計的 相關(guān)參考.
上傳時間： 2013-07-29
上傳用戶：lizhizheng88
VMWare 是一個“虛擬 PC”軟件。它使你可以在一臺機器上同時運行二個或更多Windows、DOS、LINUX 系統(tǒng)。與“多啟動”系統(tǒng)相比，VMWare采用了完全不同的概念。多啟動系統(tǒng)在一個時刻只能運行一個系統(tǒng)，在系統(tǒng)切換時需要重新啟動機器。VMWare 是真正“同時”運行，多個操作系統(tǒng)在主系統(tǒng)的平臺上，就象標準 Windows 應(yīng)用程序那樣切換。而且每個操作系統(tǒng)你都可以進行虛擬的分區(qū)、配置而不影響真實硬盤的數(shù)據(jù)，你甚至可以通過網(wǎng)卡將幾臺虛擬機用網(wǎng)卡連接為一個局域網(wǎng)，極其方便。
標簽： VMwareWorkstation cniter com
上傳時間： 2013-04-24
上傳用戶：debuchangshi
實現(xiàn)運動控制卡的運動，實現(xiàn)四軸聯(lián)動的中文版資料
標簽： 運動控制卡
上傳時間： 2013-04-24
上傳用戶：yqq309
采用現(xiàn)場可編程門陣列(FPGA)可以快速實現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時常常需要數(shù)小時的時間，以至于許多設(shè)計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。 許多布線算法已經(jīng)被開發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當實際問題具有嚴格的布線約束條件時，它在布線方案的收斂方面存在很大困難?；诖?，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個基于SRAM的對稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對象，該模型僅需3個適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規(guī)模電路作為基準，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運行。 2、詳細研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動的布線算法PathFinder，一種快速的時延驅(qū)動的布線算法VPR430和一種協(xié)商A
上傳時間： 2013-05-18
上傳用戶：ukuk
紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數(shù)據(jù)的吞吐量大，對實時系統(tǒng)來說轉(zhuǎn)換的速度是一個關(guān)鍵的因素，人們尋求各種加速算法來提高運算速度。傳統(tǒng)的方法是用更快的處理器，并行算法或?qū)Ｓ糜布?。隨著數(shù)字技術(shù)的發(fā)展，尤其是可編程邏輯門陣列(FPGAs)的發(fā)展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發(fā)展，當前的FPGA芯片已經(jīng)能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，F(xiàn)PGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優(yōu)化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關(guān)性。詳細內(nèi)容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優(yōu)化方法的硬件實現(xiàn)方案，該方案針對移動設(shè)備對功耗和面積的要求，以及分辨率不高的特點，在參數(shù)空間到紋理地址的計算中用定點數(shù)來實現(xiàn)。詳細內(nèi)容請閱讀第四章。 3、實現(xiàn)了紋理映射流水線單元紋理地址產(chǎn)生電路，及紋理濾波電路的FPGA設(shè)計，并給出設(shè)計的綜合和仿真結(jié)果。詳細內(nèi)容請閱讀第五章4、實現(xiàn)了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數(shù)量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關(guān)鍵路徑進行了優(yōu)化；除法器為基于改進型泰勒級數(shù)展開的查找表結(jié)構(gòu)實現(xiàn)，查找表尺寸只有208字節(jié)，電路為固定時延，在電路尺寸、延時及復(fù)雜度方面進行了較好的平衡。
上傳時間： 2013-04-24
上傳用戶：yxvideo
電子電路百科全書_上 電子愛好迷必看
上傳時間： 2013-05-17
上傳用戶：cooran
在超深亞微米技術(shù)工藝下，布局成為超大規(guī)模集成電路物理設(shè)計中至關(guān)重要的一步。由于現(xiàn)場可編程門陣列(Field Programable Gate Array，F(xiàn)PGA)布線資源的預(yù)先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標，從FPGA芯片結(jié)構(gòu)和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結(jié)構(gòu)模型及布局模型，并且給出了該模型的數(shù)學(xué)計算公式；提出將元件之間的層次距離轉(zhuǎn)化為線長的方法，實現(xiàn)了基于線網(wǎng)模型的高精度布局算法：提出利用矩形的對角線元件之間層次來代替線長，從而達到優(yōu)化線長的同時提高布通率的快速布局算法。實驗結(jié)果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學(xué)術(shù)芯片測試案例上取得了較理想的布局實驗效果，為下一步的布線工作建立了良好的基礎(chǔ)接口，并且完成了初始布線的工作。本FPGA結(jié)構(gòu)模型的提出和布局算法的實現(xiàn)也都為工業(yè)界提供了借鑒價值。
上傳時間： 2013-04-24
上傳用戶：nbdedu
隨著GPS(Global Positioning System)技術(shù)的不斷發(fā)展和成熟，其全球性、全天候、低成本等特點使得GPS接收機的用戶數(shù)量大幅度增加，應(yīng)用領(lǐng)域越來越廣。但由于定位過程中各種誤差源的存在，單機定位精度受到影響。目前常從兩個方面考慮減小誤差提高精度：①用高精度相位天線、差分技術(shù)等通過提高硬件成本獲取高精度；②針對誤差源用濾波算法從軟件方面實現(xiàn)精度提高。兩種方法中，后者相對于前者在滿足精度要求的前提下節(jié)約成本，而且便于系統(tǒng)融合，是應(yīng)用于GPS定位的系統(tǒng)中更有前景的方法。但由于在系統(tǒng)中實現(xiàn)定位濾波算法需要時間，傳統(tǒng)CPU往往不能滿足實時性的要求，而FPGA以其快速并行計算越來越受到青睞。 本文在FPGA平臺上，根據(jù)“先時序后電路”的設(shè)計思想，由同步?jīng)]計方法以及自頂向下和自下而上的混合設(shè)計方法實現(xiàn)系統(tǒng)的總體設(shè)計。從GPS-OEM板輸出的定位信息的接收到定位結(jié)果的坐標變換，最終到kalman濾波遞推計算減小定位誤差，實現(xiàn)實時、快速、高精度的GPS定位信息采集處理系統(tǒng)，為GPS定位數(shù)據(jù)的處理方法做了新的嘗試，為基于FPGA的GPS嵌入式系統(tǒng)的開發(fā)奠定了基礎(chǔ)。具體工作如下： 基于FPGA設(shè)計了GPS定位數(shù)據(jù)的正確接收和顯示，以及經(jīng)緯度到平面坐標的投影變換。根掘GPS輸出信息標準和格式，通過串口接收模塊實現(xiàn)串口數(shù)掘的接收和經(jīng)緯度信息提取，并通過LCD實時顯示。在提取信息的同時將數(shù)據(jù)格式由ASCⅡ碼轉(zhuǎn)變?yōu)槭M制整數(shù)型，實現(xiàn)利用移位和加法運算達到代替乘法運算的效果，從而減少資源的利用率。在坐標轉(zhuǎn)換過程中，利用查找表的方法查找轉(zhuǎn)化時需要的各個參數(shù)值，并將該參數(shù)先轉(zhuǎn)為雙精度浮點小數(shù)，再進行坐標轉(zhuǎn)換。根據(jù)高斯轉(zhuǎn)化公式的規(guī)律將公式簡化成只涉及加法和乘法運算，以此簡化公式運算量，達到節(jié)省資源的目的。 卡爾曼濾波器的實現(xiàn)。首先分析了影響定位精度的各種誤差因素，將各種誤差因素視為一階馬爾科夫過程的總誤差，建立了系統(tǒng)狀態(tài)方程、觀測方程和濾波方程，并基于分散濾波的思想進行卡爾曼濾波設(shè)計，并通過Matlab進行仿真。結(jié)果表明，本文設(shè)計的卡爾曼濾波器收斂性好，定位精度高、估計誤差小。在仿真基礎(chǔ)上，實現(xiàn)基于FPGA的卡爾曼濾波計算。在滿足實時性的基礎(chǔ)上，通過IP核、模塊的分時復(fù)用和樹狀結(jié)構(gòu)節(jié)省資源，實現(xiàn)數(shù)據(jù)卡爾曼濾波，達到提高數(shù)據(jù)精度的效果。 設(shè)計中以Xilinx公司的Virtex-5系列的XC5VLX110-FF676為硬件平臺，采用Verilog HDL硬件描述語言實現(xiàn)，利用Xilinx公司的ISE10.1工具布局布線，一共使用44438個邏輯資源，時鐘頻率達到100MHZ以上，滿足實時性信號處理要求，在保證精度的前提下達到資源最優(yōu)。Modelsim仿真驗證了該設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：二驅(qū)蚊器
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
