包括以下程序：1.超級鏈接是一個能夠在窗體上實現超級鏈接的程序，或者發送E-mail；2.端口掃描是一個能夠對指定IP地址的單個端口或者多個端口進行掃描的程序； 3.獲取本機ip地址”是一個通過MFC來獲取本地計算機IP地址的程序。 4.獲取網絡設置”是一個獲取網絡DNS、子網掩碼、網卡地址的綜合程序，5.獲取系統支持的網絡協議
上傳時間： 2013-12-26
上傳用戶：變形金剛
SD卡的分析源碼，可在2440板上運行。是很好的ＳＤ卡學習資料
上傳時間： 2017-06-10
上傳用戶：kernaling
windows ce 5.0下的DM9000網卡驅動程序，實際硬件平臺上測試良好，參考意義較高的驅動源碼。
上傳時間： 2017-06-16
上傳用戶：gundan
在基于avr內核的單片機上實現MP3播放器的功能，支持SD卡存儲，LCD1206顯示.
上傳時間： 2013-12-22
上傳用戶：米卡
基于SD卡的FAT文件系統，在gcc上實現了FAT16文件系統的基本功能
上傳時間： 2014-12-20
上傳用戶：z754970244
隨著微電子技術的迅猛發展，集成電路組成的電子系統集成度越來越高，使得芯片 的復雜性不斷上升，單片的成本卻不斷降低。FPGA產品的邏輯單元越來越多，性能越 來越高，單位成本和功耗向越來越低的方向發展，使得可編程片上系統SOPC(System On Programmable Chip)設計成為必然趨勢。SD存儲卡因具備體積小、儲容量高、可擦寫、 價格低以及非易失性等特點被廣泛應用于手機、數碼相機、MP3播放器等領域。 美國Altera公司開發的基于SOPC技術的Nios U嵌入式處理器，是一個可變結構、 通用型的32位RISC嵌入式處理器，設計者可以非常方便地使用SOPC Builder系統開 發工具設計構造以處理器為基礎的系統，針對自己的要求配置Nios II軟核、Avalon總 線及外圍接口系統，體現了面向用戶，面向應用的SOPC技術設計思想。應用與Nios II 相關的集成開發平臺和輔助開發工具，加快了NiosⅡ系統的設計與驗證環節的開發速 度，對于嵌入式系統的產品開發和應用，具有廣泛的價值和積極的意義。 本文介紹了基于Nios II嵌入式處理器的SOPC系統的軟、硬件設計方法，結合實 驗平臺資源特點，構建了基于Nios II軟核處理器的SD
上傳時間： 2015-05-25
上傳用戶：wjc511
UCOS-II在飛思卡爾單片機上的移植，程序中包含了所有的源代碼。
標簽： UCOS-II
上傳時間： 2016-01-11
上傳用戶：sshua7593
sd卡振南電子sd卡fat32讀寫系統keil工程項目,實現在SD卡上建立FAT32文件系統
上傳時間： 2018-10-01
上傳用戶：cy2005abc
用verilog編寫的網卡芯片rtl級。前仿后仿都通過了，可以在modelsim上運行察看
上傳時間： 2019-12-06
上傳用戶：木瓜呱呱呱
FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實驗 Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 實驗簡介在前面的實驗中我們練習了 SD 卡讀寫，VGA 視頻顯示等例程，本實驗將 SD 卡里的 BMP 圖片讀出，寫入到外部存儲器，再通過 VGA、LCD 等顯示。本實驗如果通過液晶屏顯示，需要有液晶屏模塊。2 實驗原理在前面的實驗中我們在 VGA、LCD 上顯示的是彩條，是 FPGA 內部產生的數據，本實驗將彩條替換為 SD 內的 BMP 圖片數據，但是 SD 卡讀取速度遠遠不能滿足顯示速度的要求，只能先寫入外部高速 RAM，再讀出后給視頻時序模塊顯示module top( input clk, input rst_n, input key1, output [5:0] seg_sel, output [7:0] seg_data, output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sd_ncs, //SD card chip select (SPI mode) output sd_dclk, //SD card clock output sd_mosi, //SD card controller data output input sd_miso, //SD card controller data input output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24
標簽： fpga
上傳時間： 2021-10-27
上傳用戶：
