針對(duì)傳統(tǒng)集成電路（ASIC）功能固定、升級(jí)困難等缺點(diǎn)，利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實(shí)現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實(shí)現(xiàn)方法，推導(dǎo)出一種簡(jiǎn)便的引入?仔/4固定相移的實(shí)現(xiàn)方法。采用模塊化的設(shè)計(jì)方法使用VHDL語言編寫出源程序，在Virtex-II Pro 開發(fā)板上成功實(shí)現(xiàn)了整個(gè)系統(tǒng)。測(cè)試結(jié)果表明該系統(tǒng)正確實(shí)現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
標(biāo)簽： STEL 2000 FPGA 擴(kuò)頻通信
上傳時(shí)間： 2013-11-06
上傳用戶：liu123
通過分析流水線結(jié)構(gòu)和單周期結(jié)構(gòu)的片上網(wǎng)絡(luò)路由器，提出了一種低延時(shí)片上網(wǎng)絡(luò)路由器的設(shè)計(jì)，并在SMIC 0.13um Mixed-signal/RF 1.2V/3.3V工藝進(jìn)行流片驗(yàn)證。芯片測(cè)試結(jié)果表明，該路由器可以在300 MHz時(shí)鐘頻率下工作，并且在相同負(fù)載下，與其他結(jié)構(gòu)的路由器相比較，其能夠在較低延時(shí)下完成數(shù)據(jù)包傳送功能。
標(biāo)簽： 低延時(shí) 片上網(wǎng)絡(luò) 路由器
上傳時(shí)間： 2014-12-28
上傳用戶：bakdesec
針對(duì)普通標(biāo)簽不能滿足一些特定的場(chǎng)合應(yīng)用需求的問題，提出一種低功耗單片智能傳感標(biāo)簽的設(shè)計(jì)方案。詳細(xì)闡述了主動(dòng)式RFID標(biāo)簽的設(shè)計(jì)思想、硬件結(jié)構(gòu)和軟件的設(shè)計(jì)方法。智能傳感標(biāo)簽基于MSP430系列超低功耗單片機(jī)進(jìn)行控制，并結(jié)合nRF2401射頻芯片以及溫濕度傳感器SHT21S，實(shí)現(xiàn)傳感信號(hào)的調(diào)制解調(diào)。該智能傳感標(biāo)簽可以定時(shí)采集和存儲(chǔ)外部溫度濕度數(shù)據(jù)，能夠通過無線射頻識(shí)別通信上傳數(shù)據(jù)并對(duì)其進(jìn)行相應(yīng)的分析和處理。該標(biāo)簽具有較高的實(shí)用性和可靠性，成本低，功耗低，具有良好的應(yīng)用前景。
標(biāo)簽： 低功耗 主動(dòng)式 智能傳感 標(biāo)簽
上傳時(shí)間： 2013-11-09
上傳用戶：drink！
W5100是WlZnet公司推出的一款TCP／IP硬件協(xié)議棧的升級(jí)產(chǎn)品，是一種多功能的單片網(wǎng)絡(luò)接口芯片．它除了集成TCP／IP協(xié)議棧外，還集成以太網(wǎng)MAC層和物理層．介紹了W5100芯片的性能特點(diǎn)和內(nèi)部結(jié)構(gòu)，分析了其軟硬件應(yīng)用設(shè)計(jì)方法．
標(biāo)簽： W5100 網(wǎng)絡(luò)接口 芯片
上傳時(shí)間： 2013-11-21
上傳用戶：lhc9102
在了解ARM在UCOS系統(tǒng)移植之前，請(qǐng)先了解本人編寫的一片《周立功NXP LPC21xx22xx系列ARM芯片的啟動(dòng)程序分解》文件，在此基礎(chǔ)上，需要熟悉以下幾項(xiàng)內(nèi)容： ARM內(nèi)核級(jí)LPC系列的芯片內(nèi)部結(jié)構(gòu)知識(shí) 了解ADS1.2編譯軟件，其中各種偽指令及與C語言接口資料 閱讀UCOS2.52源碼及結(jié)構(gòu)，可參閱本人編寫的《Ucos_II 2.52源碼中文譯注資料》一文
上傳時(shí)間： 2013-11-10
上傳用戶：哇哇哇哇哇
文章介紹了一種嵌入式藍(lán)牙系統(tǒng)開發(fā)方法，具體給出了基于CSR藍(lán)牙單芯片的嵌入式藍(lán)牙系統(tǒng)硬件結(jié)構(gòu)和軟件結(jié)構(gòu)，除給出協(xié)議棧外．還具體介紹了用戶程序中通用功能的程序編制，在此框架下，可快速方便開發(fā)嵌入式藍(lán)牙產(chǎn)品。
標(biāo)簽： 藍(lán)牙 單芯片 嵌入式 藍(lán)牙系統(tǒng)
上傳時(shí)間： 2013-11-12
上傳用戶：ZOULIN58
摘要:芯片引腳是否合格,是成型分離制程檢測(cè)的關(guān)鍵.針對(duì)這一問題,應(yīng)用機(jī)器視覺和機(jī)器自動(dòng)化技術(shù),研制出實(shí)現(xiàn)成型分離制程芯片檢測(cè)自動(dòng)化的檢測(cè)系統(tǒng).實(shí)驗(yàn)測(cè)試表明,該設(shè)備具有較高的檢測(cè)精度和檢測(cè)速度,能夠滿足生產(chǎn)需要.關(guān)鍵詞:成型分離'機(jī)器視覺'自動(dòng)化檢測(cè)
上傳時(shí)間： 2013-10-09
上傳用戶：完瑪才讓
在數(shù)字濾波器中，F(xiàn)IR濾波器是一種結(jié)構(gòu)簡(jiǎn)單且總是穩(wěn)定的濾波器，同時(shí)也只有FIR濾波器擁有線性相位的特性。傳統(tǒng)的直接型濾波器運(yùn)算速度過慢，而改進(jìn)型的DA結(jié)構(gòu)的濾波器需要過高的芯片面積消耗大量的邏輯資源很難達(dá)到運(yùn)算速度以及邏輯資源節(jié)約的整體優(yōu)化。本文提出了一種基于RAG算法的FIR濾波器，與傳統(tǒng)的基于DA算法的濾波器結(jié)構(gòu)的濾波器相比，RAG算法簡(jiǎn)化了FIR濾波器乘法模塊的結(jié)構(gòu)，減少了邏輯資源的消耗和硬件實(shí)現(xiàn)面積，提高了計(jì)算速度。本文設(shè)計(jì)的16階FIR濾波器用VerilogHDL進(jìn)行描述，并綜合到Altera公司的CycloneⅡ系列FPGA中。仿真實(shí)驗(yàn)表明基于RAG算法的FIR濾波器達(dá)到了邏輯資源的節(jié)約和運(yùn)算速度的提高的整體優(yōu)化效果。
標(biāo)簽： FPGA FIR 濾波器 優(yōu)化算法
上傳時(shí)間： 2014-01-02
上傳用戶：waizhang
電子發(fā)燒友網(wǎng)訊： Altera公司 28nm FPGA系列芯片共包括三大系列：Stratix V、Arria V與Cyclone V系列芯片。近日，Altera公司也正式宣布該三大系列芯片已全部開始量產(chǎn)出貨。Altera公司憑借著其28nm FPGA芯片在性能和成本上的優(yōu)勢(shì)，未來的前景勢(shì)必?zé)o法估量。通過本文對(duì)Altera公司 28nm FPGA系列芯片的基本性能、市場(chǎng)優(yōu)勢(shì)、型號(hào)差異以及典型應(yīng)用等介紹，電子發(fā)燒友網(wǎng)小編將帶領(lǐng)大家一起來感受Altera公司28nm FPGA系列芯片的“雄韜偉略”，深入闡述如何更好地為你未來的設(shè)計(jì)選擇相應(yīng)的Altera 28nm FPGA 芯片。
上傳時(shí)間： 2013-10-31
上傳用戶：半熟1994
賽靈思FPGA芯片論文，值得一看。
標(biāo)簽： FPGA 賽靈思 芯片架構(gòu) 分
上傳時(shí)間： 2015-01-02
上傳用戶：ljt101007
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
