基于∑-△噪聲整形技術和過采樣技術的數模轉換器(DAC)可以可靠地把數字信號轉換成為高精度的模擬信號。采用這一結構進行數模轉換具有諸多優點,例如極低的失配噪聲和高的可靠性,便于作為IP模塊嵌入到其他芯片系統中等,更重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量、音頻轉換、汽車電子等領域有著廣泛的應用價值。 由于非線性和不穩定性的存在,高階∑-△調制器的設計與實現存在較大的難度。本設計綜合大量文獻中的經驗原則和方法,首先闡述了∑-△調制器的一般原理,并討論了一般結構調制器的設計過程,然后描述了穩定的高階高精度調制器的設計流程。根據市場需求,設定了整個設計方案的性能指標,并據此設計了達到16bit精度和滿量程輸入范圍的三階128倍過采樣調制器。 本設計采用∑-△結構,根據系統要求設計了量化器位數、調制器過采樣比和階數。在分析高階單環路調制器穩定性的基礎上,成功設計了六位量化三階單環路調制器結構。在16比特的輸入信號下,達到了90dB左右的信噪比。該設計已經在Cyclone系列FPGA器件下得到硬件實現和驗證,并實現了實時音頻驗證。測試表明,該DAC模塊輸出信號的信噪比能滿足16比特數據轉換應用的分辨率要求,并具備良好的兼容性和通用性。 本設計可作為IP核廣泛地在其他系統中進行復用,具有很強的應用性和一定的創新性。
上傳時間： 2013-07-10
上傳用戶：chuandalong
普通GPS接收機在特殊環境下，如在高樓林立的城市中心，林木遮擋的森林公路，特別是在隧道和室內環境的情況下，由于衛星信號非常微弱，載噪比（Carrier Noise Ratio，C/No）通常都在34dB-Hz以下，很難有效捕獲到衛星信號，導致無法正常定位。惡劣條件下的定位有廣闊的發展和應用前景，特別是在交通事故、火災和地震等極端環境下，快速準確定位當事者所處位置對于降低事態損失和營救受傷者是極為重要的。歐美和日本等發達國家也都制定了相應的提高惡劣條件下高靈敏度定位能力的發展政策。而高靈敏度GPS接收機定位的關鍵在于GPS微弱信號的處理。 本課題的主要研究內容是針對GPS微弱信號改進處理方法。針對傳統GPS接收機信號捕獲中的串行搜索方法提出了基于批處理的微弱信號捕獲方法,來提高低信噪比情況下微弱信號的捕獲能力，實現快速高靈敏度的準確捕獲；針對捕獲微弱信號處理大量數據導致的運算量激增，運用雙塊零拓展(Double Block Zero Padding，DBZP)處理方法減少運算量同時縮短捕獲時間。針對傳統GPS接收機延遲鎖相環跟蹤算法提出了基于卡爾曼濾波的新型捕獲算法，減小延遲鎖相環失鎖造成的信號跟蹤丟失概率，來提高惡劣環境下低信噪比信號的跟蹤能力，實現微弱信號的連續可靠跟蹤。通過提高GPS微弱信號的捕獲與跟蹤能力，進而使GPS接收機在惡劣環境下衛星信號微弱時能夠實現較好的定位與導航。 通過擬合GPS接收機實際接收到的原始數據，構造出不同載噪比的數字信號，分別對提出的針對微弱信號的捕獲與跟蹤算法進行仿真比較驗證，結果表明，對接收機后端信號處理部分作出的算法改進使得GPS接收機可以更好的處理微弱信號，并且具有較高的靈敏度和精度。文章同時針對提出的數據處理特征使用FPGA技術對算法主要的數據處理部分進行了初步的構架實現并進行了板級驗證，結果表明，利用FPGA技術可以較好的實現算法的數據處理功能。文章最后給出了結論，通過提出的基于批處理和基于DBZP方法的捕獲算法以及基于卡爾曼濾波的信號跟蹤算法，可以有效地解決微弱GPS信號處理的難題，進而實現微弱信號環境下的定位與導航。
上傳時間： 2013-05-31
上傳用戶：cccole0605
數字超聲診斷設備在臨床診斷中應用十分廣泛，研制全數字化的醫療儀器已成為趨勢。盡管很多超聲成像儀器設計制造中使用了數字化技術，但是我們可以說現代VLSI 和EDA 技術在其中并沒有得到充分有效的應用。隨著現代電子信息技術的發展，PLD 在很多與B 型超聲成像或多普勒超聲成像有關的領域都得到了較好的應用，例如數字通信和相控雷達領域。 在研究現代超聲成像原理的基礎上，我們首先介紹了常見的數字超聲成像儀器的基本結構和模塊功能，同時也介紹了現代FPGA 和EDA 技術。隨后我們詳細分析討論了B 超中，全數字化波束合成器的關鍵技術和實現手段。我們設計實現了片內高速異步FIFO 以降低采樣率，仿真結果表明資源使用合理且訪問時間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息，也能給出多普勒超聲成像所需要的回波的相移信息。我們設計實現了基于直接數字頻率合成原理的數控振蕩器，能夠給出一對幅值和相位較平衡的正交信號，且在FPGA 片內實現方案簡單廉價。數控振蕩器輸出波形的頻率可動態控制且精度較高，對于隨著超聲在人體組織深度上的穿透衰減，導致回波中心頻率下移的聲學物理現象，可視作將回波接收機的中心頻率同步動態變化進行補償。 還設計實現了B 型數字超聲診斷儀前端發射波束聚焦和掃描控制子系統。在單片FPGA 芯片內部設計實現了聚焦延時、脈寬和重復頻率可動態控制的發射驅動脈沖產生器、線掃控制、探頭激勵控制、功能碼存儲等功能模塊，功能仿真和時序分析結果表明該子系統為設計實現高速度、高精度、高集成度的全數字化超聲診斷設備打下了良好的基礎，將加快其研發和制造進程，為生物醫學電子、醫療設備和超聲診斷等方面帶來新思路。
上傳時間： 2013-06-18
上傳用戶：hfmm633
現場可編程門陣列(FPGA)是一種新型器件,它將門陣列的通用結構與現場可編程的特性結合于一體.如今,FPGA系列器件已成為最受歡迎的器件之一.隨著FPGA器件的廣泛應用,它在數字系統中的作用日益變得重要,它所要求的準確性也變得更高.因此,對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義.隨著集成電路規模的迅速膨脹,電路結構變得復雜,使大量的故障不可測.所以,人們把視線轉向了可測性設計(DFT)問題.可測性設計的提出為解決測試問題開辟了新的有效途徑,而邊界掃描測試方法(BST)是其中一個重要的技術.本文闡述了FPGA系列器件的結構特點,邊界掃描測試相關的基本概念與基本理論,給出利用布爾矩陣理論建立的邊界掃描測試過程的數學描述和數學模型.論文中主要討論了邊界掃描測試中的測試優化問題,給出解決兩類優化問題的現有算法,對它們的優缺點進行了對比,并且提出對兩種現有算法的改進,比較了改進前后優化算法的性能.最后總結了利用邊界掃描測試FPGA的具體過程.
上傳時間： 2013-08-06
上傳用戶：mdrd3080
嵌入式人臉識別系統建立在嵌入式操作系統和嵌入式硬件系統平臺之上,具有起點高、概念新、實用性強等特點。它涉及嵌入式硬件設計、嵌入式操作系統應用開發、人臉識別算法等領域的研究；嵌入式人臉識別系統攜帶方便、安裝快捷、機動性強,可廣泛應用于各類門禁系統、戶外機動布控的實時監測等特殊場合,因此對嵌入式人臉識別的研究工作具有突出的理論意義和廣泛的應用前景。 本文是上海市經委創新研究項目《射頻識別RFID系統-自動識別和記錄人群的身份》(編號：04-11-2)與上海市科委AM基金項目《基于ARM和RFID芯片的自組織安全監控系統的研制》(編號：0512)的主要研究內容之一。論文從構建自動人臉識別系統所需解決的若干關鍵問題入手,重點探討了基于嵌入式ARM微處理器的實時人臉檢測、關鍵特征定位、高效的人臉特征描述、魯棒的人臉識別分類器及自動人臉識別系統設計等問題的研究。論文的主要工作和創新點表現在以下方面： 1實現了結合膚色校驗的Haar特征級聯分類器嵌入式實時人臉檢測,提出了基于人臉約束的人眼Haar特征RSVM級聯分類器人眼檢測算法和基于遮罩掩磨與橢圓擬合的瞳孔定位算法。 復雜背景中的人臉檢測是自動人臉識別系統首先要解決的關鍵問題,通過對基于膚色模型和基于Haar特征級聯強分類器的人臉檢測算法的分析研究,綜合兩個算法的優點,提出了基于膚色模型校驗和Haar特征級聯強分類器的嵌入式實時人臉檢測算法。實驗結果表明,該算法不僅解決了復雜背景中的類膚色和類人臉結構問題,而且具有較高的檢測率和較快的檢測速度,同時對光照、尺度等變化條件下的人臉檢測也具有較強的魯棒性。 人眼檢測與瞳孔定位在人臉歸一化和有效人臉特征抽取等方面起著非常重要的作用,為了快速檢測人眼并精確定位人眼瞳孔中心,論文提出了基于人臉約束的人眼Haar特征RSVM級聯分類器人眼檢測算法和基于遮罩掩磨與橢圓擬合的瞳孔定位算法,首先利用人眼檢測分類器在人臉區域內完成對人眼位置的檢測,然后通過對檢測到的人眼進行遮罩掩磨、簡單圖像形態學變換及橢圓擬合實現瞳孔中心的精確定位。測試結果表明該算法只需幾百毫秒便能完成人眼檢測與瞳孔中心定位整個過程,在保證檢測速度較快的同時,還能確保較高的定位精度。 2 針對傳統線性判別分析法存在的小樣本問題(sss),通過調整Fisher判別準則,實現了自適應線性判別分析算法及相應的人臉識別方法人臉識別中的小樣本問題使線性判別分析算法的類內散布矩陣發生嚴重退化,導致問題無法求解。本文在人臉識別小樣本問題的基礎上,通過調整Fisher判別準則,利用類間散布矩陣的補空間巧妙地避開類內散布矩陣的求逆運算,通過訓練集每類樣本的樣本數信息自適應改變調整參數,實現了自適應線性判別分析算法,實驗結果表明,該算法能有效解決人臉識別中的小樣本問題。 3 提出了基于有效人臉區域的Gabor特征抽取算法,有效地解決了Gabor特征抽取維數過高的問題。 Gabor小波對圖像的光照、尺度變化具有較強魯棒性,是一種良好的人臉特征表征方法。但維數過高的Gabor特征造成應用系統的維數災難,為解決Gabor特征的維數災難問題,論文第四章提出了基于有效人臉區域的Gabor特征抽取算法,該算法不僅有效地降低了人臉特征向量維數,縮小了人臉特征庫的規模,同時降低了核心算法的時間和空間復雜度,而且具有與傳統Gabor特征抽取算法同樣的魯棒性。 4 結合有效人臉區域的Gabor特征抽取、自適應線性判別分析算法和基于支持向量機分類策略,提出并實現了基于支持向量機的嵌入式人臉識別和嵌入式人像比對系統支持向量機通過引入核技巧對訓練樣本進行學習構造最小化錯分風險的最優分類超平面,不僅具有強大的非線性和高維處理能力,而且具有更強的泛化能力。本文研究了支持向量機的多類分類策略和訓練方法,并結合論文中提出的基于有效人臉區域的Gabor特征提取算法、自適應線性判別分析算法,首次在基于Windows CE操作系統的嵌入式ARM平臺中實現了具有較強魯棒性的嵌入式自動人臉識別系統和嵌入式人像比對系統。 5 提出并初步實現了基于客戶機/服務器結構無線網絡模型的遠距離人臉識別方案為解決嵌入式人臉識別系統在海量人臉庫中進行識別的難題,論文提出并初步實現了基于客戶機/服務器結構無線網絡模型的嵌入式遠距離人臉識別方案。 客戶機(嵌入式平臺)完成對人臉圖像的檢測、歸一化處理和人臉特征提取,然后通過無線網絡將提取后的人臉特征數據傳輸到服務器端,由服務器在海量人臉庫中完成人臉識別,并將識別后的結果通過無線網絡傳輸到客戶機顯示輸出,從而實現基于客戶機/服務器無線網絡模型的嵌入式遠距離人臉識別方案。 6 結合我們開發的基于ARM的嵌入式自動人臉識別系統和嵌入式人像比對系統,從系統設計的角度探討了在嵌入式系統中進行人臉識別應用設計的思路及應該注意的問題雖然嵌入式人臉識別系統的性能很大程度上取決于高效的人臉特征描述和魯棒的人臉識別核心算法。但是,嵌入式系統的設計思想對嵌入式人臉識別系統的性能影響同樣值得重視。本文第六章重點闡述了嵌入式自動人臉識別應用系統的設計思路,并結合我們自主開發的嵌入式自動人臉識別系統和嵌入式人像比對系統從系統設計的角度探討了嵌入式人臉識別應用系統設計中應該注意的關鍵技術問題。 結合本文提出的算法我們在PC上完成對人臉識別分類器的訓練,然后在嵌入式ARM開發平臺上實現了嵌入式自動人臉識別、嵌入式人像比對兩個便攜式人員身份認證系統,經測試運行效果良好。所提出的人臉識別算法不僅具有一定的理論參考價值,而且對于嵌入式系統應用開發、AFR應用系統開發也具有一定的借鑒意義。
上傳時間： 2013-05-18
上傳用戶：我們的船長
由于信道中存在干擾,數字信號在信道中傳輸的過程中會產生誤碼.為了提高通信質量,保證通信的正確性和可靠性,通常采用差錯控制的方法來糾正傳輸過程中的錯誤.本文的目的就是研究如何通過差錯控制的方法以提高通信質量,保證傳輸的正確性和可靠性.重點研究一種信道編解碼的算法和邏輯電路的實現方法,并在硬件上驗證,利用碼流傳輸的測試方法,對設計進行測試.在以上的研究基礎之上,橫向擴展和課題相關問題的研究,包括FPGA實現和高速硬件電路設計等方面的研究. 糾錯碼技術是一種通過增加一定的冗余信息來提高信息傳輸可靠性的有效方法.RS碼是一種典型的糾錯碼,在線性分組碼中,它具有最強的糾錯能力,既能糾正隨機錯誤,也能糾正突發錯誤.在深空通信,移動通信以及數字視頻廣播等系統中具有廣泛的應用,隨著RS編碼和解碼算法的改進和相關的硬件實現技術的發展,RS碼在實際中的應用也將更加廣泛. 在研究中,對所研究的問題進行分解,集中精力研究課題中的重點和難點,在各個模塊成功實現的基礎上,成功的進行系統組合,協調各個模塊穩定的工作. 在本文中的EDA設計中,使用了自頂向下的設計方法,編解碼算法每一個子模塊分開進行設計,最后在頂層進行元件例化,正確實現了編碼和解碼的功能. 本文首先介紹相關的數字通信背景；接著提出糾錯碼的設計方案,介紹RS(31,15)碼的編譯碼算法和邏輯電路的實現方法,RTL代碼編寫和邏輯仿真以及時序仿真,并討論了FPGA設計的一般性準則以及高速數字電路設計的一些常用方法和注意事項；最后設計基于FPGA的硬件電路平臺,并利用靜態和動態的方法對編解碼算法進行測試. 通過對編碼和解碼算法的充分理解,本人使用Verilog HDL語言對算法進行了RTL描述,在Altera公司Cyclone系列FPGA平臺上面實現了編碼和解碼算法. 其中,編碼的最高工作頻率達到158MHz,解碼的最高工作頻率達到91MHz.在進行硬件調試的時候,整個系統工作在30MHz的時鐘頻率下,通過了硬件上的靜態測試和動態測試,并能夠正確實現預期的糾錯功能.
上傳時間： 2013-07-01
上傳用戶：liaofamous
本文以某型號接收機的應用為背景，主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括：碼型、ACS(加比選)單元的數目、軟判決比特數、回溯深度等。用戶可以根據自己的需要設置不同的參數由開發工具生成不同的譯碼器用于不同的系統。 本文的創新之處在于,針對FPGA的內部結構提出了一種新的累加度量RAM的組織形式，大大節省了嵌入式RAM塊；提出了一種新的累加度量值的歸一化辦法；此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進行電路仿真的方法，大大提高了仿真的速度。 所設計的(2，1，7)連續型5比特軟判決譯碼器已經應用于某型號接收機，經受了實際應用的考驗產生了巨大的經濟效益。
上傳時間： 2013-04-24
上傳用戶：waizhang
低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數字電視地面傳輸標準、歐洲第二代衛星數字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統中的核心技術之一。 當今LDPC碼構造的主流方向有兩個，分別是結合準循環（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現簡單，但是吞吐量不高，且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現高吞吐量的LDPC碼收發端；并且充分利用該類碼校驗矩陣準循環移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環移位擴展（CSEx，Cyclic Shift Expansion）實現的。在此基礎上，為了實現可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規則碼的結構，便于硬件實現；（偽）隨機生成的循環移位系數能夠提高碼字的誤碼性能，是對硬件實現和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用，使得實現復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，Forward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數大致相同。 這種碼字構造和編碼聯合設計方案具有以下優勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現高吞吐量LDPC碼收發端，在實際應用中具有很高的價值。 目前，LDPC碼正向著非規則、自適應、信源信道及調制聯合編碼方向發展。跨層聯合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
目前的國內的CCD高清攝相頭能夠輸出一組視頻信號和數字圖像信號，雖然視頻信號能夠直接在監視器顯示，但是輸出的數字圖像信號占用存儲空間太大，不便于進行傳輸。本文設計了一種基于FPGA的數字圖像壓縮卡。 在過去的十幾年中，國際標準化組織制訂了一系列的國際視頻編碼標準并廣泛應用到各種領域。It.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 新發展的H．264/AVC比原有的視頻編碼標準大幅度提高了編碼效率，但其運算復雜度也大大增加，本文簡要分析了H．264/AVC的復雜度及其優化的途徑，給出了主要模塊的優化算法實驗結果。 H．264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，主要不同有：增強的運動預測能力，準確匹配的較小塊變換，自適應環內濾波器，增強的熵編碼。測試結果表明這些新特征使H．264/AVC編碼器提高50％編碼效率的同時，增加了一個數量級的復雜度。實際中恰當地使用H．264/AVC編碼工具可以較低的實現復雜度得到與復雜配置相當的編碼效率。故實際編碼系統開發需要在運算復雜性和編碼效率之間進行折衷、兼顧考慮。H．264/AVC引入的新編碼特征既增加基本模塊的復雜度，也成倍增加算法的復雜度。針對它們的作用和實現方法的不同，可采用不同的硬件實現方法。本文基于上述思路進行優化，具體的工作包括：針對去塊濾波的復雜性，本文提出一種適合硬件實現的算法，使其在節省了資源的同時，很好的達到了標準所定義的性能。針對變換量化的復雜性，本文提出一種既滿足整體的硬件流水結構，又極大的降低了硬件資源的實現方法。針對碼率控制的實現，本文提出了一種有別于傳統實現方式的算法，在保證實時性的同時，極大的提高了編碼器的性能。本文基于上述算法還進行Baseline Profile編碼器的研究，給出了一種實時編碼器結構，實現了對高清圖像格式(720P)的實時編碼，并將其和當前業界先進水平進行了對比，表明本文所實現得結構能夠達到當前業界的先進水平。
上傳時間： 2013-07-23
上傳用戶：yepeng139
隨著現代互聯網規模的不斷擴大，網絡數據流量迅速增長，傳統的路由器已經無法滿足網絡的交換和路由需求。當前，新一代路由器普遍利用了交換式路由技術，通過使用交換背板以充分利用公共通信鏈路，有效的提高了鏈路的利用率，并使各通信節點的并行通信成為可能。硬件系統設計中結合了專用網絡處理器，可編程器件各自的特點，采用了基于ASIC，FPGA，CPLD硬件結構模塊化的設計方法。基于ASIC技術體系的GSR的出現，使得路由器的性能大大提高。但是，這種路由器主要滿足數據業務(文字，圖象)的傳送要求，不能解決全業務(語音，數據，視頻)數據傳送的需要。隨著網絡規模的擴大，矛盾越來越突出，而基于網絡處理器技術的新一代路由器，從理論上提出了解決GSR所存在問題的解決方案。 基于網絡路由器技術實現的路由器，采用交換FPGA芯片硬件實現的方式，對路由器內部各種單播、多播數據包進行路由轉發，實現網絡路由器與外部數據收發芯片的數據通信。本文主要針對路由器內部交換FPGA芯片數據轉發流程的特點，分析研究了傳統交換FPGA所采用的交換算法，針對簡單FIFO算法所產生的線頭阻塞現象，結合虛擬輸出隊列(VOQ)機制及隊列仲裁算法(RRM)的特點，并根據實際設計中各外圍接口芯片，給出了一種消除數據轉發過程中出現的線頭阻塞的iSLIP改進算法。針對實際網絡單播、多播數據包在數據轉發處理過程的不同，給出了實際的解決方案。并對FPGA外部SSRAM包緩存帶寬的利用，數據轉發的包亂序現象及FPGA內部環回數據包的處理流程作了分析并提出了解決方案，有效的提高了路由器數據交換性能。 根據設計方案所采用的算法的實現方式，結合FPGA內部部分關鍵模塊的功能特點及性能要求，給出了交換FPGA內部可用BlockRam資源合理的分配方案及部分模塊的設計實現，滿足了實際的設計要求。所有處理模塊均在xilinx公司的FPGA芯片中實現。
上傳時間： 2013-04-24
上傳用戶：牛布牛
