相 關(guān) 資 源

• dlx指令集risc cpu verilog源碼免費(fèi)下載

  資源簡介：dlx指令集risc cpu verilog源碼，使用哈佛結(jié)構(gòu)可實(shí)現(xiàn)十多種指令

  標(biāo)簽： dlx 指令集 risc cpu verilog

  上傳時(shí)間： 2022-05-16

  上傳用戶：d1997wayne

• verilog risc8 cpu CORE 8位risc cpu 內(nèi)核源碼（verilog 版）免費(fèi)下載

  資源簡介：verilog risc8 cpu CORE 8位risc cpu 內(nèi)核源碼（verilog 版）

  標(biāo)簽： verilog verilog risc8 CORE

  上傳時(shí)間： 2017-02-18

  上傳用戶：363186

• 32位risc單片機(jī)verilog源碼內(nèi)包含說明文檔經(jīng)過他人測試通過免費(fèi)下載

  資源簡介：32位risc單片機(jī)verilog源碼內(nèi)包含說明文檔經(jīng)過他人測試通過

  標(biāo)簽： verilog risc 單片機(jī) 源碼

  上傳時(shí)間： 2013-12-11

  上傳用戶：tyler

• A Relatively Simple risc cpu 設(shè)計(jì)源碼并附詳細(xì)的說明文檔。可以ModelSim進(jìn)行仿真免費(fèi)下載

  資源簡介：A Relatively Simple risc cpu 設(shè)計(jì)源碼并附詳細(xì)的說明文檔。可以ModelSim進(jìn)行仿真，并可以用synplify進(jìn)行綜合。

  標(biāo)簽： Relatively ModelSim Simple risc

  上傳時(shí)間： 2014-06-27

  上傳用戶：bjgaofei

• VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（7）免費(fèi)下載

  資源簡介：可編程序邏輯控制器第六講

  標(biāo)簽： 可編程序 邏輯控制器

  上傳時(shí)間： 2013-06-30

  上傳用戶：eeworm

• 簡單實(shí)用的cpu監(jiān)控器源碼免費(fèi)下載

  資源簡介：簡單實(shí)用的cpu監(jiān)控器源碼

  標(biāo)簽： cpu 簡單實(shí)用 監(jiān)控器 源碼

  上傳時(shí)間： 2015-02-27

  上傳用戶：熊少鋒

• verilog源碼14.rar免費(fèi)下載

  資源簡介：verilog源碼14.rar

  標(biāo)簽： verilog 14 源碼

  上傳時(shí)間： 2013-12-14

  上傳用戶：dragonhaixm

• verilog源碼13.rar免費(fèi)下載

  資源簡介：verilog源碼13.rar

  標(biāo)簽： verilog 13 源碼

  上傳時(shí)間： 2014-01-23

  上傳用戶：cc1015285075

• verilog源碼15.rar免費(fèi)下載

  資源簡介：verilog源碼15.rar

  標(biāo)簽： verilog 15 源碼

  上傳時(shí)間： 2015-03-02

  上傳用戶：海陸空653

• verilog源碼10.rar免費(fèi)下載

  資源簡介：verilog源碼10.rar

  標(biāo)簽： verilog 10 源碼

  上傳時(shí)間： 2015-03-02

  上傳用戶：luopoguixiong

• verilog源碼9.rar免費(fèi)下載

  資源簡介：verilog源碼9.rar

  標(biāo)簽： verilog 源碼

  上傳時(shí)間： 2013-12-22

  上傳用戶：gmh1314

• verilog源碼11.rar免費(fèi)下載

  資源簡介：verilog源碼11.rar

  標(biāo)簽： verilog 11 源碼

  上傳時(shí)間： 2014-11-28

  上傳用戶：253189838

• 以太網(wǎng)10/100M IP核verilog源碼免費(fèi)下載

  資源簡介：以太網(wǎng)10/100M IP核verilog源碼，可綜合。

  標(biāo)簽： verilog 100 10 以太網(wǎng)

  上傳時(shí)間： 2015-04-16

  上傳用戶：zhyiroy

• 奇偶校驗(yàn)碼的verilog源碼免費(fèi)下載

  資源簡介：奇偶校驗(yàn)碼的verilog源碼，為MODELSIM下的一個(gè)工程。有測試文件。

  標(biāo)簽： verilog 奇偶校驗(yàn)碼 源碼

  上傳時(shí)間： 2014-01-22

  上傳用戶：稀世之寶039

• USB2.0 chip的一部分verilog源碼。opencore上下的免費(fèi)下載

  資源簡介：USB2.0 chip的一部分verilog源碼。opencore上下的，還比較好用:)

  標(biāo)簽： opencore verilog chip USB

  上傳時(shí)間： 2015-06-17

  上傳用戶：lps11188

• mentor UART IP verilog源碼 以通過驗(yàn)證.免費(fèi)下載

  資源簡介：mentor UART IP verilog源碼 以通過驗(yàn)證.

  標(biāo)簽： verilog mentor UART IP

  上傳時(shí)間： 2014-07-10

  上傳用戶：dyctj

• verilog源碼免費(fèi)下載

  資源簡介：verilog源碼，可實(shí)現(xiàn)兩位的加法器，在xillinx foundation 3.1下驗(yàn)證通過

  標(biāo)簽： verilog 源碼

  上傳時(shí)間： 2014-11-18

  上傳用戶：123啊

• Linux下開發(fā)的心得筆記 包括加鎖的問題、內(nèi)核編程的一些注意事項(xiàng)、內(nèi)核程序風(fēng)格的注意事項(xiàng)、為操作函數(shù)集等和一些源碼。免費(fèi)下載

  資源簡介：Linux下開發(fā)的心得筆記 包括加鎖的問題、內(nèi)核編程的一些注意事項(xiàng)、內(nèi)核程序風(fēng)格的注意事項(xiàng)、為操作函數(shù)集等和一些源碼。

  標(biāo)簽： Linux 注意事項(xiàng) 內(nèi)核編程 內(nèi)核

  上傳時(shí)間： 2013-12-08

  上傳用戶：diets

• 8251和8055的verilog源碼免費(fèi)下載

  資源簡介：8251和8055的verilog源碼，可進(jìn)行綜合和仿真，是學(xué)習(xí)SOC的好資料！

  標(biāo)簽： verilog 8251 8055 源碼

  上傳時(shí)間： 2014-08-24

  上傳用戶：lhc9102

• sdram的控制器 verilog源碼免費(fèi)下載

  資源簡介：sdram的控制器 verilog源碼

  標(biāo)簽： verilog sdram 控制器 源碼

  上傳時(shí)間： 2014-01-13

  上傳用戶：aappkkee

• cpu的源碼免費(fèi)下載

  資源簡介：cpu的源碼， cpu的源碼

  標(biāo)簽： cpu 源碼

  上傳時(shí)間： 2016-01-07

  上傳用戶：wsf950131

• 王金明的書的verilog源碼實(shí)例。供初學(xué)者學(xué)習(xí)。免費(fèi)下載

  資源簡介：王金明的書的verilog源碼實(shí)例。供初學(xué)者學(xué)習(xí)。

  標(biāo)簽： verilog 源碼 初學(xué)者

  上傳時(shí)間： 2016-01-09

  上傳用戶：lx9076

• verilog源碼免費(fèi)下載

  資源簡介：verilog源碼，完成數(shù)據(jù)轉(zhuǎn)換，供學(xué)習(xí)使用！

  標(biāo)簽： verilog 源碼

  上傳時(shí)間： 2014-01-21

  上傳用戶：Zxcvbnm

• 一維DCT變換的verilog源碼免費(fèi)下載

  資源簡介：一維DCT變換的verilog源碼，可用于JPEG算法優(yōu)化的參考。程序中用到的算法稱為“扭卷積”，可參考相關(guān)IEEE paper

  標(biāo)簽： verilog DCT 變換 源碼

  上傳時(shí)間： 2016-01-22

  上傳用戶：dsgkjgkjg

• ps2_鍵盤控制器源碼verilog源碼免費(fèi)下載

  資源簡介：ps2_鍵盤控制器源碼verilog源碼，是一個(gè)不錯(cuò)的代碼

  標(biāo)簽： verilog 源碼 ps 鍵盤控制器

  上傳時(shí)間： 2013-12-28

  上傳用戶：努力努力再努力

• 已經(jīng)測試過的risc8的verilog源碼和說明還包括編譯環(huán)境和測試程序等免費(fèi)下載

  資源簡介：已經(jīng)測試過的risc8的verilog源碼和說明還包括編譯環(huán)境和測試程序等

  標(biāo)簽： verilog risc8 測試 源碼

  上傳時(shí)間： 2016-02-01

  上傳用戶：fredguo

• 使用移位減法完成32位除法操作。適用于沒有除法指令的嵌入式處理器。源碼簡單免費(fèi)下載

  資源簡介：使用移位減法完成32位除法操作。適用于沒有除法指令的嵌入式處理器。源碼簡單，適用

  標(biāo)簽： 除法 移位 減法 操作

  上傳時(shí)間： 2014-01-24

  上傳用戶：shinesyh

• CRC校驗(yàn)串行實(shí)現(xiàn)方法,verilog源碼,利用反饋線性移位寄存器的方法,實(shí)現(xiàn)簡單,適用于串行通信協(xié)議中的CRC校驗(yàn).免費(fèi)下載

  資源簡介：CRC校驗(yàn)串行實(shí)現(xiàn)方法,verilog源碼,利用反饋線性移位寄存器的方法,實(shí)現(xiàn)簡單,適用于串行通信協(xié)議中的CRC校驗(yàn).

  標(biāo)簽： CRC verilog 串行 實(shí)現(xiàn)方法

  上傳時(shí)間： 2014-11-24

  上傳用戶：朗朗乾坤

• CRC校驗(yàn)并行實(shí)現(xiàn),verilog源碼.8位數(shù)據(jù)輸入,實(shí)現(xiàn)速度快,適用與各種類型的器件.免費(fèi)下載

  資源簡介：CRC校驗(yàn)并行實(shí)現(xiàn),verilog源碼.8位數(shù)據(jù)輸入,實(shí)現(xiàn)速度快,適用與各種類型的器件.

  標(biāo)簽： verilog CRC 并行 器件

  上傳時(shí)間： 2016-04-13

  上傳用戶：標(biāo)點(diǎn)符號

• 美國計(jì)算機(jī)界泰斗級作者Yale N. Patt的LC3 cpu VHDL源碼,配合《計(jì)算機(jī)系統(tǒng)概論》一書學(xué)習(xí)效果更佳！免費(fèi)下載

  資源簡介：美國計(jì)算機(jī)界泰斗級作者Yale N. Patt的LC3 cpu VHDL源碼,配合《計(jì)算機(jī)系統(tǒng)概論》一書學(xué)習(xí)效果更佳！

  標(biāo)簽： N. Yale Patt VHDL

  上傳時(shí)間： 2013-12-21

  上傳用戶：luopoguixiong