相 關(guān) 資 源

• 基于fpga的快速陣列乘法器的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：該文檔為基于fpga的快速陣列乘法器的實(shí)現(xiàn)詳解資料，講解的還不錯，感興趣的可以下載看看…………………………

  標(biāo)簽： fpga 乘法器

  上傳時間： 2021-10-24

  上傳用戶：kent

• 一種基于加法器樹方法的8為乘法器的VHDL源碼免費(fèi)下載

  資源簡介：一種基于加法器樹方法的8為乘法器的VHDL源碼，該方法雖然相對占有資源多，但仿真快

  標(biāo)簽： VHDL 加法器 乘法器 樹

  上傳時間： 2013-12-22

  上傳用戶：liansi

• 基于fpga單精度浮點(diǎn)除法器的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于fpga單精度浮點(diǎn)除法器的實(shí)現(xiàn)，有一些源代碼，僅供參考。

  標(biāo)簽： fpga 精度 浮點(diǎn) 除法器

  上傳時間： 2017-09-12

  上傳用戶：希醬大魔王

• 用vhdl語言設(shè)計(jì)CPU中的一部分：乘法器的設(shè)計(jì)免費(fèi)下載

  資源簡介：用vhdl語言設(shè)計(jì)CPU中的一部分：乘法器的設(shè)計(jì)，包括多種乘法器的設(shè)計(jì)方法！內(nèi)容為英文

  標(biāo)簽： vhdl CPU 語言 分

  上傳時間： 2015-06-11

  上傳用戶：450976175

• 用VerilogHDL的16*16乘法器的設(shè)計(jì)實(shí)現(xiàn)免費(fèi)下載

  資源簡介：用VerilogHDL的16*16乘法器的設(shè)計(jì)實(shí)現(xiàn)，采用的是移位相乘方法

  標(biāo)簽： VerilogHDL 16 乘法器 設(shè)計(jì)實(shí)現(xiàn)

  上傳時間： 2017-08-29

  上傳用戶：haoxiyizhong

• GF_2_m_域乘法器的快速設(shè)計(jì)及fpga實(shí)現(xiàn)免費(fèi)下載

  資源簡介：GF_2_m_域乘法器的快速設(shè)計(jì)及fpga實(shí)現(xiàn)，對于rs編翼碼的理解和設(shè)計(jì)有幫助

  標(biāo)簽： fpga GF 乘法器

  上傳時間： 2013-08-16

  上傳用戶：tangsiyun

• 基于fpga的8位乘法器代碼,可以進(jìn)行四象限乘法免費(fèi)下載

  資源簡介：基于fpga的8位乘法器代碼,可以進(jìn)行四象限乘法

  標(biāo)簽： fpga 8位 乘法器 乘法

  上傳時間： 2013-12-01

  上傳用戶：youmo81

• GF_2_m_域乘法器的快速設(shè)計(jì)及fpga實(shí)現(xiàn)免費(fèi)下載

  資源簡介：GF_2_m_域乘法器的快速設(shè)計(jì)及fpga實(shí)現(xiàn)，ＲＳ編碼及其譯碼都是在GF_2_m_域中進(jìn)行的

  標(biāo)簽： fpga GF 乘法器

  上傳時間： 2016-09-22

  上傳用戶：xsnjzljj

• GF_2_m_域乘法器的快速設(shè)計(jì)及fpga實(shí)現(xiàn)免費(fèi)下載

  資源簡介：GF_2_m_域乘法器的快速設(shè)計(jì)及fpga實(shí)現(xiàn)，對于rs編翼碼的理解和設(shè)計(jì)有幫助

  標(biāo)簽： fpga GF 乘法器

  上傳時間： 2013-12-12

  上傳用戶：日光微瀾

• 基于BOOTH的32位快速乘法器的設(shè)計(jì)源碼免費(fèi)下載

  資源簡介：基于BOOTH的32位快速乘法器的設(shè)計(jì)源碼

  標(biāo)簽： BOOTH 乘法器 源碼

  上傳時間： 2013-12-12

  上傳用戶：pinksun9

• 基于CPLD/fpga的十六位乘法器的VHDL實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于CPLD/fpga的十六位乘法器的VHDL實(shí)現(xiàn)

  標(biāo)簽： CPLD fpga VHDL 十六位

  上傳時間： 2013-12-16

  上傳用戶：qq1604324866

• 基于fpga的1024點(diǎn)流水線工作方式的FFT實(shí)現(xiàn)免費(fèi)下載

  資源簡介：本文主要研究基于fpga的高速流水線工作方式的FFT實(shí)現(xiàn)。圍繞這個目標(biāo)利用Xilinx公司VIRTEX_Ⅱ系列fpga，及其提供的ISE設(shè)計(jì)工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的FFT中基于每一階運(yùn)算單元的高效復(fù)數(shù)乘法器的設(shè)計(jì)、各階控制...

  標(biāo)簽： fpga 1024 FFT 流水線

  上傳時間： 2013-04-24

  上傳用戶：KSLYZ

• fpga的快速傅立葉變換實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于fpga的快速傅立葉變換實(shí)現(xiàn)，適合fpga工程技術(shù)人員參考設(shè)計(jì)

  標(biāo)簽： fpga 傅立葉 變換實(shí)現(xiàn)

  上傳時間： 2013-08-06

  上傳用戶：baba

• 該模型用于搭建了一個基于時分割乘法器的電子式電能表的模型免費(fèi)下載

  資源簡介：該模型用于搭建了一個基于時分割乘法器的電子式電能表的模型

  標(biāo)簽： 模型 時分 乘法器 電子式

  上傳時間： 2013-12-09

  上傳用戶：趙云興

• 復(fù)乘法器的fpga實(shí)現(xiàn)免費(fèi)下載

  資源簡介：復(fù)乘法器的fpga實(shí)現(xiàn)， 希望對初學(xué)者有幫助

  標(biāo)簽： fpga 乘法器

  上傳時間： 2016-12-09

  上傳用戶：Pzj

• 基于fpga的快速傅立葉變換實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于fpga的快速傅立葉變換實(shí)現(xiàn)，適合fpga工程技術(shù)人員參考設(shè)計(jì)

  標(biāo)簽： fpga 傅立葉 變換實(shí)現(xiàn)

  上傳時間： 2014-01-11

  上傳用戶：ccclll

• 三種高速乘法器的fpga實(shí)現(xiàn)及性能比較講解免費(fèi)下載

  資源簡介：該文檔為三種高速乘法器的fpga實(shí)現(xiàn)及性能比較簡介資料，講解的還不錯，感興趣的可以下載看看…………………………

  標(biāo)簽： 乘法器 fpga

  上傳時間： 2021-10-18

  上傳用戶：

• 可用的4位乘法器免費(fèi)下載

  資源簡介：可用的4位乘法器，用VHDL在fpga中實(shí)現(xiàn)

  標(biāo)簽： 乘法器

  上傳時間： 2013-12-27

  上傳用戶：xhz1993

• 16*16有符號乘法器的  編碼方式：Booth編碼免費(fèi)下載

  資源簡介：16*16有符號乘法器的 &#61548 編碼方式：Booth編碼， &#61548 拓?fù)浣Y(jié)構(gòu)：簡單陣列 &#61548 加法器：Ripple Carry Adder

  標(biāo)簽： 61548 Booth 16 符號

  上傳時間： 2014-01-13

  上傳用戶：com1com2

• 用VHDL語言描述的幾個乘法器實(shí)例免費(fèi)下載

  資源簡介：用VHDL語言描述的幾個乘法器實(shí)例，如串行陣列乘法器等

  標(biāo)簽： VHDL 語言 乘法器

  上傳時間： 2017-07-21

  上傳用戶：kiklkook

• 乘法器的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：乘法器的實(shí)現(xiàn)，兩種方法，調(diào)用IPcore及手動編寫，基于ISE軟件下的VHDL語言實(shí)現(xiàn)

  標(biāo)簽： 乘法器

  上傳時間： 2014-01-18

  上傳用戶：集美慧

• 四位乘法器的VHDL源程序免費(fèi)下載

  資源簡介：四位乘法器的VHDL源程序

  標(biāo)簽： VHDL 乘法器 源程序

  上傳時間： 2013-12-04

  上傳用戶：kristycreasy

• veilog實(shí)現(xiàn)的狀態(tài)機(jī)乘法器.可以參考免費(fèi)下載

  資源簡介：veilog實(shí)現(xiàn)的狀態(tài)機(jī)乘法器.可以參考

  標(biāo)簽： veilog 狀態(tài) 乘法器

  上傳時間： 2013-12-31

  上傳用戶：yulg

• 布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.免費(fèi)下載

  資源簡介：布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.

  標(biāo)簽： EDATOOL VHDL 乘法器 程序

  上傳時間： 2015-05-20

  上傳用戶：zycidjl

• 用walsh算法實(shí)現(xiàn)的符號數(shù)乘法器,asic流片時,可以不用公司的付費(fèi)乘法器的ip core.免費(fèi)下載

  資源簡介：用walsh算法實(shí)現(xiàn)的符號數(shù)乘法器,asic流片時,可以不用公司的付費(fèi)乘法器的ip core.

  標(biāo)簽： walsh asic core 乘法器

  上傳時間： 2015-06-22

  上傳用戶：liuchee

• 32×32乘法器的一種設(shè)計(jì).pdf32×32乘法器的一種設(shè)計(jì).pdf免費(fèi)下載

  資源簡介：32×32乘法器的一種設(shè)計(jì).pdf32×32乘法器的一種設(shè)計(jì).pdf

  標(biāo)簽： 乘法器 32

  上傳時間： 2014-11-30

  上傳用戶：zm7516678

• 本源碼是高速并行乘法器的設(shè)計(jì)源碼免費(fèi)下載

  資源簡介：本源碼是高速并行乘法器的設(shè)計(jì)源碼，開發(fā)軟件為MAX+PLUS.輸入為兩個帶符號的二進(jìn)制數(shù)

  標(biāo)簽： 源碼 乘法器 高速并行

  上傳時間： 2015-10-18

  上傳用戶：sunjet

• 定點(diǎn)乘法器的設(shè)計(jì)免費(fèi)下載

  資源簡介：定點(diǎn)乘法器的設(shè)計(jì)，挺經(jīng)典的！大家好好琢磨．

  標(biāo)簽： 定點(diǎn)乘法器

  上傳時間： 2013-12-22

  上傳用戶：wab1981

• 用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序免費(fèi)下載

  資源簡介：用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時間： 2016-01-15

  上傳用戶：王楚楚

• 用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序免費(fèi)下載

  資源簡介：用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時間： 2016-01-15

  上傳用戶：chenbhdt