相 關(guān) 資 源

• 基于DDS的數(shù)字移相正弦信號(hào)發(fā)生器設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于DDS的數(shù)字移相正弦信號(hào)發(fā)生器設(shè)計(jì)，EDA技術(shù)在全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽中的應(yīng)用

  標(biāo)簽： DDS 數(shù)字移相 正弦信號(hào)發(fā)生器

  上傳時(shí)間： 2014-12-02

  上傳用戶：aig85

• 基于DD的數(shù)字移相正弦信號(hào)發(fā)生器設(shè)計(jì) EDA技術(shù)在全國(guó)大學(xué)生設(shè)計(jì)競(jìng)賽中的應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：基于DD的數(shù)字移相正弦信號(hào)發(fā)生器設(shè)計(jì) EDA技術(shù)在全國(guó)大學(xué)生設(shè)計(jì)競(jìng)賽中的應(yīng)用

  標(biāo)簽： EDA 數(shù)字移相 大學(xué)生 中的應(yīng)用

  上傳時(shí)間： 2013-12-02

  上傳用戶：D&L37

• DDS移相正弦信號(hào)發(fā)生器的設(shè)計(jì)方案免費(fèi)下載

  資源簡(jiǎn)介：DDS移相正弦信號(hào)發(fā)生器的設(shè)計(jì)方案，PPT

  標(biāo)簽： DDS 移相 正弦信號(hào)發(fā)生器 設(shè)計(jì)方案

  上傳時(shí)間： 2015-08-14

  上傳用戶：hfmm633

• VHDL 實(shí)現(xiàn)DDS的數(shù)字移相信號(hào)發(fā)生器的設(shè)計(jì)代碼.直接解壓打開就可以運(yùn)行..自己寫的代碼免費(fèi)下載

  資源簡(jiǎn)介：VHDL 實(shí)現(xiàn)DDS的數(shù)字移相信號(hào)發(fā)生器的設(shè)計(jì)代碼.直接解壓打開就可以運(yùn)行..自己寫的代碼

  標(biāo)簽： VHDL DDS 代碼 數(shù)字移相

  上傳時(shí)間： 2014-01-08

  上傳用戶：xcy122677

• VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（134）免費(fèi)下載

  資源簡(jiǎn)介：GSM手機(jī)維修精要.技巧.521例

  標(biāo)簽： GSM 521 手機(jī)維修

  上傳時(shí)間： 2013-07-28

  上傳用戶：eeworm

• 基于FPGA和DDS技術(shù)的正弦信號(hào)發(fā)生器設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA和DDS技術(shù)的正弦信號(hào)發(fā)生器設(shè)計(jì)

  標(biāo)簽： FPGA DDS 正弦信號(hào)發(fā)生器

  上傳時(shí)間： 2014-01-18

  上傳用戶：hzakao

• 基于FPGA和DDS技術(shù)的正弦信號(hào)發(fā)生器設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA和DDS技術(shù)的正弦信號(hào)發(fā)生器設(shè)計(jì)

  標(biāo)簽： FPGA DDS 正弦信號(hào)發(fā)生器

  上傳時(shí)間： 2013-10-23

  上傳用戶：cjf0304

• 2006altera大賽－基于軟核Nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì)：摘要：本設(shè)計(jì)運(yùn)用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 ALTERA公司的 Cyclone 系列 FPGA免費(fèi)下載

  資源簡(jiǎn)介：2006altera大賽－基于軟核Nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì)：摘要：本設(shè)計(jì)運(yùn)用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 ALTERA公司的 Cyclone 系列 FPGA 為數(shù)字平臺(tái)，將微處理器、總線、數(shù)字頻率合成器、存儲(chǔ)器和 I/O 接口等硬件設(shè)備集中在一片 FPGA 上...

  標(biāo)簽： Nios Cyclone altera ALTERA

  上傳時(shí)間： 2015-09-02

  上傳用戶：coeus

• 一個(gè)經(jīng)過DE2板驗(yàn)證的數(shù)字移相信號(hào)發(fā)生器的HDL原代碼!曾經(jīng)能夠獲獎(jiǎng)的,工程設(shè)計(jì)的好東西!免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)經(jīng)過DE2板驗(yàn)證的數(shù)字移相信號(hào)發(fā)生器的HDL原代碼!曾經(jīng)能夠獲獎(jiǎng)的,工程設(shè)計(jì)的好東西!

  標(biāo)簽： DE2 HDL 數(shù)字移相 信號(hào)發(fā)生器

  上傳時(shí)間： 2015-11-27

  上傳用戶：wang5829

• 基于C語言和單片機(jī)的數(shù)字移相設(shè)計(jì) C語言程序設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于C語言和單片機(jī)的數(shù)字移相設(shè)計(jì) C語言程序設(shè)計(jì)，相位檢測(cè)，濾波移位 CPLD和51單片機(jī)

  標(biāo)簽： C語言 單片機(jī) 數(shù)字移相 程序設(shè)計(jì)

  上傳時(shí)間： 2014-01-07

  上傳用戶：zhliu007

• 基于FPGA的三相正弦信號(hào)發(fā)生器設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的三相正弦信號(hào)發(fā)生器設(shè)計(jì).rar

  標(biāo)簽： FPGA 三相 正弦信號(hào)發(fā)生器

  上傳時(shí)間： 2013-06-15

  上傳用戶：zq70996813

• DDS的多功能正弦信號(hào)發(fā)生器設(shè)計(jì)下載 免費(fèi)下載免費(fèi)下載

  資源簡(jiǎn)介：DDS的多功能正弦信號(hào)發(fā)生器設(shè)計(jì)下載

  標(biāo)簽： DDS 多功能 免費(fèi)下載

  上傳時(shí)間： 2013-10-31

  上傳用戶：894898248

• 基于單片機(jī)的移相式函數(shù)發(fā)生器設(shè)計(jì),用匯編語言編寫!免費(fèi)下載

  資源簡(jiǎn)介：基于單片機(jī)的移相式函數(shù)發(fā)生器設(shè)計(jì),用匯編語言編寫!

  標(biāo)簽： 單片機(jī) 函數(shù)發(fā)生器 移相式 匯編語言

  上傳時(shí)間： 2013-12-28

  上傳用戶：linlin

• 介紹數(shù)字鎖相環(huán)的基本結(jié)構(gòu),詳細(xì)分析基于FPGA的數(shù)字鎖相環(huán)的鑒相器、環(huán)路濾波器、壓控振蕩器各部分的實(shí)現(xiàn)方法,并給出整個(gè)數(shù)字鎖相環(huán)的實(shí)現(xiàn)原理圖。仿真結(jié)果表明,分析合理,設(shè)計(jì)正確。免費(fèi)下載

  資源簡(jiǎn)介：介紹數(shù)字鎖相環(huán)的基本結(jié)構(gòu),詳細(xì)分析基于FPGA的數(shù)字鎖相環(huán)的鑒相器、環(huán)路濾波器、壓控振蕩器各部分的實(shí)現(xiàn)方法,并給出整個(gè)數(shù)字鎖相環(huán)的實(shí)現(xiàn)原理圖。仿真結(jié)果表明,分析合理,設(shè)計(jì)正確。

  標(biāo)簽： FPGA 數(shù)字鎖相環(huán) 分 基本結(jié)構(gòu)

  上傳時(shí)間： 2016-08-12

  上傳用戶：xiaoyunyun

• ,2006altera大賽－基于軟核Nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì)：摘要：本設(shè)計(jì)運(yùn)用了基于 Nios II 嵌入式處理器的 SOPC 技免費(fèi)下載

  資源簡(jiǎn)介：,2006altera大賽－基于軟核Nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì)：摘要：本設(shè)計(jì)運(yùn)用了基于 Nios II 嵌入式處理器的 SOPC 技

  標(biāo)簽： Nios altera 2006 SOPC

  上傳時(shí)間： 2013-12-19

  上傳用戶：yyq123456789

• 基于FPGA的數(shù)字鎖相環(huán)的研究與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：該文檔為基于FPGA的數(shù)字鎖相環(huán)的研究與實(shí)現(xiàn)總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： fpga

  上傳時(shí)間： 2022-04-27

  上傳用戶：

• 51實(shí)現(xiàn)ad9850 51單片機(jī)的c語言編程 正弦信號(hào)發(fā)生器ad9850實(shí)際鍵盤免費(fèi)下載

  資源簡(jiǎn)介：51實(shí)現(xiàn)ad9850 51單片機(jī)的c語言編程 正弦信號(hào)發(fā)生器ad9850實(shí)際鍵盤

  標(biāo)簽： 9850 ad 51單片機(jī) c語言

  上傳時(shí)間： 2015-12-17

  上傳用戶：小鵬

• 基于ATmega8的多路任意波形信號(hào)發(fā)生器的研制.pdf免費(fèi)下載

  資源簡(jiǎn)介：基于ATmega8的多路任意波形信號(hào)發(fā)生器的研制.pdf

  標(biāo)簽： ATmega8 多路 任意波形

  上傳時(shí)間： 2016-06-04

  上傳用戶：lanjisu111

• 目 錄 第一章 VHDL文本輸入設(shè)計(jì)方法 1.1 編輯輸入并存盤VHDL原文件 1.2 將當(dāng)前設(shè)計(jì)設(shè)定為工程 1.3 選擇VHDL文本編譯版本號(hào)和排錯(cuò) 1.4 時(shí)序仿真 1.5 硬件測(cè)試 1.免費(fèi)下載

  資源簡(jiǎn)介：目 錄 第一章 VHDL文本輸入設(shè)計(jì)方法 1.1 編輯輸入并存盤VHDL原文件 1.2 將當(dāng)前設(shè)計(jì)設(shè)定為工程 1.3 選擇VHDL文本編譯版本號(hào)和排錯(cuò) 1.4 時(shí)序仿真 1.5 硬件測(cè)試 1.6 部分實(shí)驗(yàn) 第二章 全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽賽題練習(xí) 2.1 等精度頻率計(jì)設(shè)計(jì) 2.2 數(shù)字移相正...

  標(biāo)簽： VHDL 1.1 1.2 1.3

  上傳時(shí)間： 2014-12-02

  上傳用戶：diets

• 基于FPGA的移相式DDS正弦信號(hào)發(fā)生器的VHDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的移相式DDS正弦信號(hào)發(fā)生器的VHDL源代碼，壓縮包里是在Quartus里做的工程，F(xiàn)PGA用的是Cyclone1C3系列

  標(biāo)簽： FPGA VHDL DDS 移相式

  上傳時(shí)間： 2014-02-18

  上傳用戶：xaijhqx

• 基于fpga和sopc的用VHDL語言編寫的EDA數(shù)字移相信號(hào)發(fā)生器免費(fèi)下載

  資源簡(jiǎn)介：基于fpga和sopc的用VHDL語言編寫的EDA數(shù)字移相信號(hào)發(fā)生器

  標(biāo)簽： fpga VHDL sopc EDA

  上傳時(shí)間： 2016-02-04

  上傳用戶：牛布牛

• Verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊免費(fèi)下載

  資源簡(jiǎn)介：Verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測(cè)量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計(jì)算和顯示。

  標(biāo)簽： Verilog DDS 正弦信號(hào)發(fā)生器 模塊

  上傳時(shí)間： 2013-08-28

  上傳用戶：asdfasdfd

• Verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊免費(fèi)下載

  資源簡(jiǎn)介：Verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測(cè)量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計(jì)算和顯示。

  標(biāo)簽： Verilog DDS 正弦信號(hào)發(fā)生器 模塊

  上傳時(shí)間： 2013-12-09

  上傳用戶：epson850

• 基于DDS的任意頻譜信號(hào)重構(gòu)與數(shù)字正交調(diào)制方法免費(fèi)下載

  資源簡(jiǎn)介：基于DDS的任意頻譜信號(hào)重構(gòu)與數(shù)字正交調(diào)制方法，主要介紹的是正交調(diào)制方法。

  標(biāo)簽： DDS 頻譜 信號(hào)重構(gòu) 數(shù)字

  上傳時(shí)間： 2013-12-17

  上傳用戶：685

• vc++消除趨勢(shì)相源程序 可用于基于VC++的數(shù)字信號(hào)處理 在實(shí)際信號(hào)處理中也有很好的應(yīng)用。免費(fèi)下載

  資源簡(jiǎn)介：vc++消除趨勢(shì)相源程序 可用于基于VC++的數(shù)字信號(hào)處理 在實(shí)際信號(hào)處理中也有很好的應(yīng)用。

  標(biāo)簽： vc VC 源程序 數(shù)字信號(hào)處理

  上傳時(shí)間： 2013-12-02

  上傳用戶：CHINA526

• DDS數(shù)字移相信號(hào)發(fā)生器,功能齊全通過驗(yàn)證免費(fèi)下載

  資源簡(jiǎn)介：DDS數(shù)字移相信號(hào)發(fā)生器,功能齊全通過驗(yàn)證

  標(biāo)簽： DDS 數(shù)字移相 信號(hào)發(fā)生器

  上傳時(shí)間： 2016-10-18

  上傳用戶：古谷仁美

• 基于DDS原理的正弦信號(hào)發(fā)生器。用VERILOG語言實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于DDS原理的正弦信號(hào)發(fā)生器。用VERILOG語言實(shí)現(xiàn)，功能強(qiáng)大。

  標(biāo)簽： VERILOG DDS 正弦信號(hào)發(fā)生器 語言

  上傳時(shí)間： 2014-01-13

  上傳用戶：鳳臨西北

• 基于FPGA的DDS正弦信號(hào)發(fā)生器,信號(hào)失真小免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的DDS正弦信號(hào)發(fā)生器,信號(hào)失真小，頻率穩(wěn)定，可調(diào)

  標(biāo)簽： FPGA DDS 正弦信號(hào)發(fā)生器 信號(hào)失真

  上傳時(shí)間： 2013-12-22

  上傳用戶：saharawalker

• 基于DDS技術(shù)的正弦信號(hào)發(fā)生器的設(shè)計(jì)pdf版格式免費(fèi)下載

  資源簡(jiǎn)介：基于DDS技術(shù)的正弦信號(hào)發(fā)生器的設(shè)計(jì)pdf版格式

  標(biāo)簽： DDS 正弦信號(hào)發(fā)生器

  上傳時(shí)間： 2017-03-17

  上傳用戶：cccole0605

• 基于DDS的正弦信號(hào)發(fā)生器 基于DDS的正弦信號(hào)發(fā)生器免費(fèi)下載

  資源簡(jiǎn)介：基于DDS的正弦信號(hào)發(fā)生器 基于DDS的正弦信號(hào)發(fā)生器

  標(biāo)簽： DDS 正弦信號(hào)發(fā)生器

  上傳時(shí)間： 2013-12-25

  上傳用戶：thuyenvinh