相 關(guān) 資 源

• 用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線

  標(biāo)簽： FPGA 大型 計(jì)時(shí)

  上傳時(shí)間： 2013-08-23

  上傳用戶：q986086481

• 用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線

  標(biāo)簽： FPGA 大型 計(jì)時(shí)

  上傳時(shí)間： 2016-04-03

  上傳用戶：ma1301115706

• 用FPGA實(shí)現(xiàn)FFT的算法分析免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)FFT的算法分析,硬件介紹!

  標(biāo)簽： FPGA FFT 算法分析

  上傳時(shí)間： 2013-08-05

  上傳用戶：qq1604324866

• 用FPGA實(shí)現(xiàn)三電平PWM發(fā)生器的完整資料免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)三電平PWM發(fā)生器的完整資料

  標(biāo)簽： FPGA PWM 三電平 發(fā)生器

  上傳時(shí)間： 2013-08-06

  上傳用戶：DXM35

• 這是用FPGA實(shí)現(xiàn)的設(shè)計(jì)兩人擲骰子比較點(diǎn)大小的游戲免費(fèi)下載

  資源簡(jiǎn)介：這是用FPGA實(shí)現(xiàn)的設(shè)計(jì)兩人擲骰子比較點(diǎn)大小的游戲，里面有詳細(xì)的程序源碼及分析，希望有些幫助

  標(biāo)簽： FPGA 比較

  上傳時(shí)間： 2013-08-06

  上傳用戶：lili123

• 用FPGA 實(shí)現(xiàn)基- 4FFT 算法免費(fèi)下載

  資源簡(jiǎn)介：針對(duì)高速數(shù)字信號(hào)處理的要求,提出用FPGA 實(shí)現(xiàn)基- 4FFT 算法,并對(duì)其整體結(jié)構(gòu)、蝶形單\\\\\\\\r\\\\\\\\n元進(jìn)行了分析. 采用蝶算單元輸入并行結(jié)構(gòu)和同址運(yùn)算,能同時(shí)提供蝶形運(yùn)算所需的4 個(gè)操作\\\\\\\\r\\\\\\\\n數(shù),具有最大的數(shù)據(jù)并行性,能提高處理速度 按照旋...

  標(biāo)簽： FPGA 4FFT 算法

  上傳時(shí)間： 2013-08-08

  上傳用戶：gxrui1991

• 用FPGA實(shí)現(xiàn)RS232通信,此代碼是用VHDL語(yǔ)言編寫免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)RS232通信,此代碼是用VHDL語(yǔ)言編寫，非常有用的好東東啊

  標(biāo)簽： FPGA VHDL 232 RS

  上傳時(shí)間： 2013-08-21

  上傳用戶：爺?shù)臍赓|(zhì)

• 用FPGA實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼

  標(biāo)簽： fft FPGA 1024 vhdl

  上傳時(shí)間： 2013-08-22

  上傳用戶：ukuk

• 用FPGA實(shí)現(xiàn)的DA轉(zhuǎn)換器免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)的DA轉(zhuǎn)換器，有說明和源碼，VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for the extraordinary\\r\\nperformance and low cost of today s audio CD\\r\\...

  標(biāo)簽： FPGA DA轉(zhuǎn)換器

  上傳時(shí)間： 2013-08-22

  上傳用戶：dudu1210004

• 用FPGA實(shí)現(xiàn)任意波形發(fā)生器的源代碼免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)任意波形發(fā)生器的源代碼，另外還包括FPGA實(shí)現(xiàn)UART，從而與MCU實(shí)現(xiàn)串行通信。

  標(biāo)簽： FPGA 任意波形發(fā)生器 源代碼

  上傳時(shí)間： 2013-08-27

  上傳用戶：llwap

• 用FPGA實(shí)現(xiàn)fft免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)fft

  標(biāo)簽： FPGA fft

  上傳時(shí)間： 2013-09-06

  上傳用戶：菁菁聆聽

• 用FPGA實(shí)現(xiàn)SDRAM的操作免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)SDRAM的操作，具體操作見內(nèi)部說明文件

  標(biāo)簽： SDRAM FPGA 操作

  上傳時(shí)間： 2014-01-05

  上傳用戶：ecooo

• 用FPGA實(shí)現(xiàn)IIC通訊的主控端免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)IIC通訊的主控端，最簡(jiǎn)化的代碼，占用最小FPGA資源

  標(biāo)簽： FPGA IIC 通訊 主控

  上傳時(shí)間： 2015-03-24

  上傳用戶：Ants

• 用FPGA實(shí)現(xiàn)fft免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)fft

  標(biāo)簽： FPGA fft

  上傳時(shí)間： 2014-01-20

  上傳用戶：fanboynet

• 在公司做的一個(gè)用FPGA實(shí)現(xiàn)的數(shù)字電視系統(tǒng)中 ASI轉(zhuǎn)TS流的程序免費(fèi)下載

  資源簡(jiǎn)介：在公司做的一個(gè)用FPGA實(shí)現(xiàn)的數(shù)字電視系統(tǒng)中 ASI轉(zhuǎn)TS流的程序

  標(biāo)簽： FPGA ASI 數(shù)字電視 TS流

  上傳時(shí)間： 2015-05-14

  上傳用戶：xhz1993

• 用FPGA實(shí)現(xiàn)數(shù)字復(fù)接?肍PGA實(shí)現(xiàn)數(shù)字復(fù)接免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)數(shù)字復(fù)接?肍PGA實(shí)現(xiàn)數(shù)字復(fù)接

  標(biāo)簽： FPGA PGA 數(shù)字復(fù)接

  上傳時(shí)間： 2015-06-08

  上傳用戶：wendy15

• 鍵盤鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用Verilog HDL編寫,已經(jīng)使用FPGA驗(yàn)正過了,完全可以用免費(fèi)下載

  資源簡(jiǎn)介：鍵盤鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用Verilog HDL編寫,已經(jīng)使用FPGA驗(yàn)正過了,完全可以用

  標(biāo)簽： FPGA Verilog HDL 鍵盤

  上傳時(shí)間： 2013-12-12

  上傳用戶：athjac

• 一個(gè)用FPGA實(shí)現(xiàn)的16FFT,僅供參考不作為工程文件免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用FPGA實(shí)現(xiàn)的16FFT,僅供參考不作為工程文件

  標(biāo)簽： FPGA FFT 16 工程

  上傳時(shí)間： 2015-07-01

  上傳用戶：lo25643

• 用FPGA 實(shí)現(xiàn)全雙工異步串口（UART）免費(fèi)下載

  資源簡(jiǎn)介：用FPGA 實(shí)現(xiàn)全雙工異步串口（UART），與PC 機(jī)通信。1 位起始位；8 位數(shù)據(jù)位；一個(gè)停止位；無(wú)校驗(yàn)位；波特率為2400、4800、9600、11520 任選或可變（可用按鍵控制波特率模式）。

  標(biāo)簽： FPGA UART 全雙工 異步串口

  上傳時(shí)間： 2013-12-23

  上傳用戶：無(wú)聊來刷下

• 1、 用FPGA實(shí)現(xiàn)PS/2鼠標(biāo)接口。 2、 鼠標(biāo)左鍵按下時(shí)十字形鼠標(biāo)圖象的中間方塊改變顏色免費(fèi)下載

  資源簡(jiǎn)介：1、 用FPGA實(shí)現(xiàn)PS/2鼠標(biāo)接口。 2、 鼠標(biāo)左鍵按下時(shí)十字形鼠標(biāo)圖象的中間方塊改變顏色，右按下時(shí)箭頭改變顏色。 3、 Reset按鍵：總復(fù)位。

  標(biāo)簽： FPGA 鼠標(biāo) PS 接口

  上傳時(shí)間： 2015-09-06

  上傳用戶：love_stanford

• 用FPGA實(shí)現(xiàn)DDS,可變頻,幅值由硬件完成免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)DDS,可變頻,幅值由硬件完成

  標(biāo)簽： FPGA DDS 幅值 硬件

  上傳時(shí)間： 2015-12-03

  上傳用戶：plsee

• 用FPGA實(shí)現(xiàn)的VGA/LCD顯示的相關(guān)知識(shí),包含了程序的主要結(jié)構(gòu)和主要功能模塊的實(shí)現(xiàn)過程免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)的VGA/LCD顯示的相關(guān)知識(shí),包含了程序的主要結(jié)構(gòu)和主要功能模塊的實(shí)現(xiàn)過程

  標(biāo)簽： FPGA VGA LCD 相關(guān)知識(shí)

  上傳時(shí)間： 2014-11-15

  上傳用戶：xymbian

• 用FPGA實(shí)現(xiàn)DDS的原理圖免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)DDS的原理圖，結(jié)構(gòu)清晰，采用總線方式與外部單片機(jī)通信

  標(biāo)簽： FPGA DDS 原理圖

  上傳時(shí)間： 2015-12-16

  上傳用戶：qq521

• 用FPGA實(shí)現(xiàn)任意波形發(fā)生器的源代碼免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)任意波形發(fā)生器的源代碼，另外還包括FPGA實(shí)現(xiàn)UART，從而與MCU實(shí)現(xiàn)串行通信。

  標(biāo)簽： FPGA 任意波形發(fā)生器 源代碼

  上傳時(shí)間： 2016-01-06

  上傳用戶：jkhjkh1982

• 該文檔是QUICKLOGIC的一篇關(guān)于用FPGA實(shí)現(xiàn)DDS的設(shè)計(jì)指導(dǎo)。免費(fèi)下載

  資源簡(jiǎn)介：該文檔是QUICKLOGIC的一篇關(guān)于用FPGA實(shí)現(xiàn)DDS的設(shè)計(jì)指導(dǎo)。

  標(biāo)簽： QUICKLOGIC FPGA DDS 文檔

  上傳時(shí)間： 2013-12-20

  上傳用戶：123啊

• 研究用FPGA實(shí)現(xiàn)對(duì)LCD顯示驅(qū)動(dòng)的控制免費(fèi)下載

  資源簡(jiǎn)介：研究用FPGA實(shí)現(xiàn)對(duì)LCD顯示驅(qū)動(dòng)的控制，通過一個(gè)數(shù)字時(shí)鐘作為演示，具體論證用FPGA驅(qū)動(dòng)字符型液晶顯示器的方法，其核心是控制液晶顯示控制器的時(shí)序，經(jīng)測(cè)試，該方法切實(shí)可行，可以代替用單片機(jī)驅(qū)動(dòng)LCD。

  標(biāo)簽： FPGA LCD 顯示驅(qū)動(dòng) 控制

  上傳時(shí)間： 2016-03-04

  上傳用戶：jeffery

• 用FPGA實(shí)現(xiàn)帶馬表日歷的電子表免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)帶馬表日歷的電子表，verilog代碼。

  標(biāo)簽： FPGA 馬表 電子表

  上傳時(shí)間： 2016-05-08

  上傳用戶：wanghui2438

• 用FPGA實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼

  標(biāo)簽： fft FPGA 1024 vhdl

  上傳時(shí)間： 2014-01-18

  上傳用戶：三人用菜

• 用FPGA實(shí)現(xiàn)的DA轉(zhuǎn)換器免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)的DA轉(zhuǎn)換器，有說明和源碼，VDHL文件。 A PLD Based Delta-Sigma DAC Delta-Sigma modulation is the simple, yet powerful, technique responsible for the extraordinary performance and low cost of today s audio CD players. The simple...

  標(biāo)簽： FPGA DA轉(zhuǎn)換器

  上傳時(shí)間： 2016-06-10

  上傳用戶：bjgaofei

• 用FPGA實(shí)現(xiàn)的ADC采樣器免費(fèi)下載

  資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)的ADC采樣器，用VHDL編寫，8個(gè)模擬信號(hào)通道地址,8位數(shù)據(jù)輸出

  標(biāo)簽： FPGA ADC 采樣

  上傳時(shí)間： 2014-01-10

  上傳用戶：星仔