verilogHDL編寫的QPSK選相法調制模塊,在ISE軟件中仿真過,可綜合,絕對是正確的
資源簡介:verilogHDL編寫的QPSK選相法調制模塊,在ISE軟件中仿真過,可綜合,絕對是正確的
上傳時間: 2014-09-11
上傳用戶:515414293
資源簡介:采用verilogHDL編寫的I2C接口及SPI接口模塊,經過測試 相當不錯 COPY過去可直接使用
上傳時間: 2013-12-17
上傳用戶:qwe1234
資源簡介:用MATLAB編寫的QPSK調制解調程序并且方針通過
上傳時間: 2014-01-14
上傳用戶:x4587
資源簡介:自己編寫的QPSK調制與解調,內含matlab-figure-file、matlab-M-file和得出的jpg格式圖形!
上傳時間: 2013-11-26
上傳用戶:kiklkook
資源簡介:C#編寫的Guass消去法
上傳時間: 2014-01-25
上傳用戶:cooran
資源簡介:vfp編寫的學生選可系統
上傳時間: 2015-03-01
上傳用戶:liuchee
資源簡介:vc編寫的隨機選號程序
上傳時間: 2014-01-16
上傳用戶:pompey
資源簡介:用2407A編寫的SVPWM(軟件法)程序的源代碼
上傳時間: 2015-04-07
上傳用戶:JIUSHICHEN
資源簡介:Matlab編寫的最速下降法算法程序,美國一本權威數值計算方面的書上的源程序。
上傳時間: 2013-12-05
上傳用戶:pinksun9
資源簡介:自己編寫的用譜相減,最小均方和維納濾波實現語音增強的matlab文件
上傳時間: 2015-06-14
上傳用戶:yyq123456789
資源簡介:用verilogHDL編寫的,一個占空比為50%的6分頻電路
上傳時間: 2014-01-08
上傳用戶:lixinxiang
資源簡介:用C編寫的最速下降法(解方程),注意矩陣A是正定對稱的
上傳時間: 2014-01-27
上傳用戶:拔絲土豆
資源簡介:這是一個用visual basic編寫的彩票選好程序,操作簡單。
上傳時間: 2015-09-06
上傳用戶:cuibaigao
資源簡介:MATLAB編寫的采用二相鍵控擴頻通信仿真程序
上傳時間: 2013-12-19
上傳用戶:bruce5996
資源簡介:verilogHDL編寫的串口檢測程序,自己寫的,相對其他的代碼,本程序比較簡短,初學者容易掌握。
上傳時間: 2013-12-10
上傳用戶:Amygdala
資源簡介:這是一段用VC++編寫的平均取中法生成隨機數的代碼,已經經過調試,可以產生一組隨機數
上傳時間: 2013-12-26
上傳用戶:ardager
資源簡介:使用arcAE,自己編寫的點選工具,選中要素
上傳時間: 2014-01-15
上傳用戶:jcljkh
資源簡介:使用virlog語言編寫的一個 鎖相環的程序。可直接在cpld中應用。
上傳時間: 2013-12-24
上傳用戶:GHF
資源簡介:自己用matlab編寫的newton迭代法解方程的通用程序,附有檢測結果圖片
上傳時間: 2013-12-17
上傳用戶:windwolf2000
資源簡介:一個verilogHDL編寫的鍵盤掃描程序
上傳時間: 2014-12-21
上傳用戶:xsnjzljj
資源簡介:操作系統:用C++編寫的時間片輪轉法,如有哪里不好,希望改正!
上傳時間: 2014-08-11
上傳用戶:cainaifa
資源簡介:采用matlab中m文件編寫的QPSK發射部分程序源碼
上傳時間: 2014-01-07
上傳用戶:myworkpost
資源簡介:VHDL編寫的ADI鎖相環控制程序,可以調試ADI鎖相環的相關系列十幾個型號。引腳命名和鎖相環相關控制引腳對應。
上傳時間: 2016-08-20
上傳用戶:gut1234567
資源簡介:利用c語言編寫的最速下降法程序,其中包括利用進退法和0.618法進行的一維搜索
上傳時間: 2013-12-23
上傳用戶:xauthu
資源簡介:這是一個用java編寫的復選框演示程序,程序使用一個監聽器來監聽復選框狀態的變化的
上傳時間: 2017-01-26
上傳用戶:luke5347
資源簡介:用VC++編寫的基于牛拉法簡單潮流計算程序,只能針對四個節點
上傳時間: 2017-04-20
上傳用戶:zhichenglu
資源簡介:用C語言編寫的有限差分法,求解二維穩態溫度場問題
上傳時間: 2013-12-13
上傳用戶:fandeshun
資源簡介:用C語言編寫的有限差分法程序,采用隱式的交替方向法,求解溫度場問題
上傳時間: 2017-05-13
上傳用戶:kikye
資源簡介:verilogHDL編寫的并串轉換模塊,在ISE軟件中仿真過,可綜合,絕對是正確的
上傳時間: 2014-01-07
上傳用戶:李彥東
資源簡介:verilogHDL編寫的并串轉換模塊,在ISE軟件中仿真過,可綜合,絕對是正確的
上傳時間: 2014-01-22
上傳用戶:ZJX5201314