相 關(guān) 資 源

• LPC總線從設(shè)備的verilog設(shè)計,包含狀態(tài)機和中斷功能。免費下載

  資源簡介：LPC總線從設(shè)備的verilog設(shè)計,包含狀態(tài)機和中斷功能。

  標(biāo)簽： verilog LPC 總線 中斷功能

  上傳時間： 2014-06-04

  上傳用戶：anng

• MS51單片機的一些設(shè)計包含原理圖和源代碼免費下載

  資源簡介：MS51單片機的一些設(shè)計包含原理圖和源代碼，可在proteus下仿真。。 備注：這些設(shè)計的源碼是使用匯編語言編寫的。

  標(biāo)簽： MS 51 單片機 原理圖

  上傳時間： 2016-09-22

  上傳用戶：gundamwzc

• 基于AT89C51SND1的MP3的程序設(shè)計(包括播放mp3和錄音功能)免費下載

  資源簡介：·詳細說明：基于AT89C51SND1的MP3的程序設(shè)計(包括播放mp3和錄音功能)-The MP3 program design for at89c51snd1,Include play MP3 and Record.文件列表: ? e8songfork9f1g08 ? ................\adc_drv.lst ? ................\a

  標(biāo)簽： SND1 89C C51 SND

  上傳時間： 2013-04-24

  上傳用戶：windwolf2000

• 為了實現(xiàn)三光柵單色儀控制的自動化,提高掃描速度,采用C++ Buiider 6.0設(shè)計了全新的控制軟件系統(tǒng)。文章詳細闡述了光柵單色儀控制系統(tǒng)的程序總體設(shè)計,開發(fā)語言環(huán)境和軟件功能。新設(shè)計的軟件系統(tǒng)界面免費下載

  資源簡介：為了實現(xiàn)三光柵單色儀控制的自動化,提高掃描速度,采用C++ Buiider 6.0設(shè)計了全新的控制軟件系統(tǒng)。文章詳細闡述了光柵單色儀控制系統(tǒng)的程序總體設(shè)計,開發(fā)語言環(huán)境和軟件功能。新設(shè)計的軟件系統(tǒng)界面友好,操作方便,較之以往的手動測量,簡化了控制功能,提高了光譜...

  標(biāo)簽： Buiider 6.0 光柵單色儀 控制

  上傳時間： 2017-01-29

  上傳用戶：獨孤求源

• WINDOWS I/O驅(qū)動基于(WMD)的結(jié)構(gòu)設(shè)計,從設(shè)備的創(chuàng)建和初始化,硬件的訪問,資源的分配,和應(yīng)用程序的接口免費下載

  資源簡介：WINDOWS I/O驅(qū)動基于(WMD)的結(jié)構(gòu)設(shè)計,從設(shè)備的創(chuàng)建和初始化,硬件的訪問,資源的分配,和應(yīng)用程序的接口

  標(biāo)簽： WINDOWS WMD 驅(qū)動 結(jié)構(gòu)設(shè)計

  上傳時間： 2014-11-18

  上傳用戶：wpwpwlxwlx

• VxWorks系統(tǒng)上基于M總線控制系統(tǒng)的設(shè)計與實現(xiàn).pdf ：研究基于VxWorks嵌入式實時系統(tǒng)下M 總線控制系統(tǒng)的軟件設(shè)計思想和實現(xiàn)方法．該系統(tǒng)需要設(shè)置兩 個各自獨立運行的實時任務(wù)． 達到對外免費下載

  資源簡介：VxWorks系統(tǒng)上基于M總線控制系統(tǒng)的設(shè)計與實現(xiàn).pdf ：研究基于VxWorks嵌入式實時系統(tǒng)下M 總線控制系統(tǒng)的軟件設(shè)計思想和實現(xiàn)方法．該系統(tǒng)需要設(shè)置兩 個各自獨立運行的實時任務(wù)． 達到對外部設(shè)備進行控制的功能．第1個任務(wù)負責(zé)收集命令和通過傳感器采集到 的...

  標(biāo)簽： VxWorks 總線控制系統(tǒng)

  上傳時間： 2014-01-21

  上傳用戶：851197153

• 電子設(shè)備的結(jié)構(gòu)設(shè)計原理免費下載

  資源簡介：電子設(shè)備的結(jié)構(gòu)設(shè)計原理

  標(biāo)簽： 電子設(shè)備 結(jié)構(gòu)設(shè)計

  上傳時間： 2013-04-15

  上傳用戶：eeworm

• PCI總線接口控制器的FPGA設(shè)計免費下載

  資源簡介：本論文采用TOP-DOWN設(shè)計方法對PCI總線接口控制器的設(shè)計與實現(xiàn)進行了研究,對PCI總線協(xié)議做了比較深刻的理解和分析.本論文以PCI總線接口控制器的設(shè)計和實現(xiàn)為線索,闡述了PCI總線接口控制器設(shè)計、仿真及綜合、驗證的各個步驟,以及PCI板卡驅(qū)動程序的編寫和調(diào)試.作...

  標(biāo)簽： FPGA PCI 總線接口 控制器

  上傳時間： 2013-04-24

  上傳用戶：stvnash

• USB主機和設(shè)備的verilog代碼免費下載

  資源簡介：USB主機和設(shè)備的verilog代碼，實現(xiàn)了USB1.1協(xié)議規(guī)范的要求

  標(biāo)簽： verilog USB 主機 設(shè)備

  上傳時間： 2015-04-09

  上傳用戶：標(biāo)點符號

• 一個嵌入式RISC CPU 的verilog 設(shè)計源碼免費下載

  資源簡介：一個嵌入式RISC CPU 的verilog 設(shè)計源碼，可綜合。內(nèi)含詳細的設(shè)計文擋。

  標(biāo)簽： verilog RISC CPU 嵌入式

  上傳時間： 2015-04-16

  上傳用戶：tianjinfan

• 測試設(shè)計遵循與軟件設(shè)計相同的工程原則。好的軟件設(shè)計包含幾個對測試設(shè)計進行精心 描述的階段免費下載

  資源簡介：測試設(shè)計遵循與軟件設(shè)計相同的工程原則。好的軟件設(shè)計包含幾個對測試設(shè)計進行精心 描述的階段

  標(biāo)簽： 測試 軟件設(shè)計 工程

  上傳時間： 2013-12-19

  上傳用戶：cx111111

• 匯編原理的課程設(shè)計文檔,PL/0語言的翻譯程序,包含必做和選做的內(nèi)容.免費下載

  資源簡介：匯編原理的課程設(shè)計文檔,PL/0語言的翻譯程序,包含必做和選做的內(nèi)容.

  標(biāo)簽： PL 匯編原理 文檔 語言

  上傳時間： 2013-12-24

  上傳用戶：yulg

• 卡爾曼濾波是一種高效率的遞歸濾波器(自回歸濾波器), 它能夠從一系列的不完全包含噪聲的測量(英文:measurement)中免費下載

  資源簡介：卡爾曼濾波是一種高效率的遞歸濾波器(自回歸濾波器), 它能夠從一系列的不完全包含噪聲的測量(英文:measurement)中，估計動態(tài)系統(tǒng)的狀態(tài)。

  標(biāo)簽： measurement 濾波器 卡爾曼濾波 高效率

  上傳時間： 2015-10-17

  上傳用戶：iswlkje

• 一個小單片機的verilog源代碼, 包含說明文檔免費下載

  資源簡介：一個小單片機的verilog源代碼, 包含說明文檔

  標(biāo)簽： verilog 單片機 源代碼 文檔

  上傳時間： 2013-12-05

  上傳用戶：gaojiao1999

• 包含了大量的DSP設(shè)計中需要注意和值得借鑒的問題與方法免費下載

  資源簡介：包含了大量的DSP設(shè)計中需要注意和值得借鑒的問題與方法，真正值得dsp設(shè)計和開發(fā)人員一讀。

  標(biāo)簽： DSP

  上傳時間： 2015-11-20

  上傳用戶：baitouyu

• 異步FIFO控制器的verilog設(shè)計與實現(xiàn)免費下載

  資源簡介：異步FIFO控制器的verilog設(shè)計與實現(xiàn)

  標(biāo)簽： verilog FIFO 控制器

  上傳時間： 2014-01-22

  上傳用戶：exxxds

• i2c從設(shè)備的源碼免費下載

  資源簡介：i2c從設(shè)備的源碼，VHDL語言寫的，有疑問請eMail：feng_er_cn@163.com

  標(biāo)簽： i2c 設(shè)備 源碼

  上傳時間： 2013-12-22

  上傳用戶：894898248

• IDE的verilog設(shè)計免費下載

  資源簡介：IDE的verilog設(shè)計，已經(jīng)經(jīng)過驗證。

  標(biāo)簽： verilog IDE

  上傳時間： 2014-01-23

  上傳用戶：thesk123

• jtag的verilog 代碼 包含boundary ce免費下載

  資源簡介：jtag的verilog 代碼 包含boundary ce

  標(biāo)簽： boundary verilog jtag ce

  上傳時間： 2013-11-30

  上傳用戶：Late_Li

• 匯編語言課程設(shè)計 包含源碼 和 詳細的 文檔報告免費下載

  資源簡介：匯編語言課程設(shè)計 包含源碼 和 詳細的 文檔報告

  標(biāo)簽： 匯編語言 文檔 報告 源碼

  上傳時間： 2016-03-29

  上傳用戶：釣鰲牧馬

• PCI總線驅(qū)動開發(fā)的入門資料,包含了配置空間,內(nèi)存空間的詳細解答, 非常適合初學(xué)者.免費下載

  資源簡介：PCI總線驅(qū)動開發(fā)的入門資料,包含了配置空間,內(nèi)存空間的詳細解答, 非常適合初學(xué)者.

  標(biāo)簽： PCI 總線 內(nèi)存 初學(xué)者

  上傳時間： 2016-07-01

  上傳用戶：253189838

• usb2.0的verilog源代碼,包含完整的源代碼,沒有測試激勵文件免費下載

  資源簡介：usb2.0的verilog源代碼,包含完整的源代碼,沒有測試激勵文件

  標(biāo)簽： verilog usb 2.0 源代碼

  上傳時間： 2013-12-17

  上傳用戶：lili123

• 金融自助設(shè)備wosa3.03標(biāo)準(zhǔn)的文檔,包含查詢機及ATM所有設(shè)備免費下載

  資源簡介：金融自助設(shè)備wosa3.03標(biāo)準(zhǔn)的文檔,包含查詢機及ATM所有設(shè)備

  標(biāo)簽： wosa 3.03 ATM 設(shè)備

  上傳時間： 2013-12-12

  上傳用戶：wangchong

• 計件工資統(tǒng)計系統(tǒng) 我的畢業(yè)設(shè)計 包含論文免費下載

  資源簡介：計件工資統(tǒng)計系統(tǒng) 我的畢業(yè)設(shè)計 包含論文

  標(biāo)簽： 計件 統(tǒng)計系統(tǒng) 畢業(yè)設(shè)計 論文

  上傳時間： 2014-01-24

  上傳用戶：stvnash

• 此代碼用于生成測試PCI設(shè)備的verilog代碼（verilog代碼為一種硬件描述語言）。此代碼可以直接運行于LINUX下。免費下載

  資源簡介：此代碼用于生成測試PCI設(shè)備的verilog代碼（verilog代碼為一種硬件描述語言）。此代碼可以直接運行于LINUX下。

  標(biāo)簽： verilog LINUX 代碼 PCI

  上傳時間： 2017-01-31

  上傳用戶：wqxstar

• 先進先出緩存器的verilog設(shè)計與實現(xiàn)免費下載

  資源簡介：先進先出緩存器的verilog設(shè)計與實現(xiàn)

  標(biāo)簽： verilog 緩存器

  上傳時間： 2017-02-25

  上傳用戶：com1com2

• ch372 hid通訊代碼 包含 pc機和設(shè)備的程序免費下載

  資源簡介：ch372 hid通訊代碼 包含 pc機和設(shè)備的程序

  標(biāo)簽： 372 hid ch 通訊

  上傳時間： 2017-03-14

  上傳用戶：shizhanincc

• 一些接口電路的verilog設(shè)計免費下載

  資源簡介：一些接口電路的verilog設(shè)計，主要包括IIC、PS2、矩陣鍵盤、RS232、還有一些基礎(chǔ)試驗的源代碼如：除法器、多路選擇器、加法器、減法器、8位優(yōu)先編碼器等。

  標(biāo)簽： verilog 接口電路

  上傳時間： 2013-12-21

  上傳用戶：a3318966

• 嵌入式以太網(wǎng)和因特網(wǎng)大全 小型設(shè)備的網(wǎng)絡(luò)設(shè)計和編程免費下載

  資源簡介：嵌入式以太網(wǎng)和因特網(wǎng)大全 小型設(shè)備的網(wǎng)絡(luò)設(shè)計和編程

  標(biāo)簽： 嵌入式以太網(wǎng) 因特網(wǎng) 設(shè)備 網(wǎng)絡(luò)設(shè)計

  上傳時間： 2013-12-14

  上傳用戶：himbly

• 用verilog HDL實現(xiàn)狀態(tài)機的設(shè)計免費下載

  資源簡介：用verilog HDL實現(xiàn)狀態(tài)機的設(shè)計

  標(biāo)簽： verilog HDL 狀態(tài)

  上傳時間： 2014-01-22

  上傳用戶：netwolf