相 關(guān) 資 源

• 調(diào)用FPGA的IP核實(shí)現(xiàn)FFT運(yùn)算免費(fèi)下載

  資源簡(jiǎn)介：調(diào)用FPGA的IP核實(shí)現(xiàn)FFT運(yùn)算，在xilinx的vertex4sx55FPGA的實(shí)現(xiàn)

  標(biāo)簽： FPGA FFT IP核 運(yùn)算

  上傳時(shí)間： 2013-12-24

  上傳用戶：teddysha

• 主要是說明can總線協(xié)議使用FPGA的IP核實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：主要是說明can總線協(xié)議使用FPGA的IP核實(shí)現(xiàn)，供使用can總線的人使用

  標(biāo)簽： FPGA can 總線協(xié)議

  上傳時(shí)間： 2014-12-03

  上傳用戶：sz_hjbf

• 利用FPGA的IP核來實(shí)現(xiàn)FFT的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：利用FPGA的IP核來實(shí)現(xiàn)FFT的設(shè)計(jì)，，，，，

  標(biāo)簽： FPGA FFT IP核

  上傳時(shí)間： 2014-01-03

  上傳用戶：wang0123456789

• Xilinx FPGA 的IP核免費(fèi)下載

  資源簡(jiǎn)介：Xilinx FPGA 的IP核，實(shí)現(xiàn)FFT功能的

  標(biāo)簽： Xilinx FPGA IP核

  上傳時(shí)間： 2013-12-12

  上傳用戶：han_zh

• ALTERA的FPGA的IP核的源代碼,為使用ALTERA的FPGA的相關(guān)設(shè)計(jì)提供參考.免費(fèi)下載

  資源簡(jiǎn)介：ALTERA的FPGA的IP核的源代碼,為使用ALTERA的FPGA的相關(guān)設(shè)計(jì)提供參考.

  標(biāo)簽： ALTERA FPGA IP核 源代碼

  上傳時(shí)間： 2015-04-18

  上傳用戶：ruan2570406

• 本文件是altera公司FPGA的IP核免費(fèi)下載

  資源簡(jiǎn)介：本文件是altera公司FPGA的IP核，從國(guó)外網(wǎng)站下載的免費(fèi)源碼。

  標(biāo)簽： altera FPGA

  上傳時(shí)間： 2015-06-20

  上傳用戶：qw12

• 關(guān)于2407的程序,可以實(shí)現(xiàn)FFT運(yùn)算,很好用,所有程序都在免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于2407的程序,可以實(shí)現(xiàn)FFT運(yùn)算,很好用,所有程序都在

  標(biāo)簽： 2407 FFT 程序 運(yùn)算

  上傳時(shí)間： 2013-12-20

  上傳用戶：shawvi

• 基于FPGA的GPIB控制器的IP核設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為...

  標(biāo)簽： FPGA GPIB 控制器

  上傳時(shí)間： 2013-06-12

  上傳用戶：mqien

• 基于FPGA的GPIB控制器的IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺(tái)設(shè)計(jì)階段，經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為...

  標(biāo)簽： FPGA GPIB 控制器 IP核

  上傳時(shí)間： 2013-04-24

  上傳用戶：rockjablew

• 智能人臉識(shí)別算法及其FPGA的實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：人臉自動(dòng)識(shí)別技術(shù)是模式識(shí)別、圖像處理等學(xué)科的一個(gè)最熱門研究課題之一。隨著社會(huì)的發(fā)展,各方面對(duì)快速有效的自動(dòng)身份驗(yàn)證的要求日益迫切，而人臉識(shí)別技術(shù)作為各種生物識(shí)別技術(shù)中最重要的方法之一，已經(jīng)越來越多的受到重視。對(duì)于具有實(shí)時(shí)，快捷，低誤識(shí)率的高...

  標(biāo)簽： FPGA 人臉識(shí)別 算法

  上傳時(shí)間： 2013-07-13

  上傳用戶：李夢(mèng)晗

• 基于CPLD/FPGA的SPI控制的IP核的實(shí)現(xiàn)spi_master免費(fèi)下載

  資源簡(jiǎn)介：基于CPLD/FPGA的SPI控制的IP核的實(shí)現(xiàn)spi_master

  標(biāo)簽： spi_master CPLD FPGA SPI

  上傳時(shí)間： 2016-06-20

  上傳用戶：sxdtlqqjl

• 實(shí)現(xiàn)FFT的IP核免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)FFT的IP核，用vhdl語言實(shí)現(xiàn)。

  標(biāo)簽： FFT

  上傳時(shí)間： 2014-01-03

  上傳用戶：onewq

• 基于CPLD/FPGA的IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：本文介紹了一個(gè)基于CPLD／FPGA的嵌入式IP核設(shè)計(jì)。論文在闡述可編程邏輯器件及其發(fā)展趨勢(shì)的基礎(chǔ)上，探討了知識(shí)產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計(jì)以及數(shù)字信號(hào)傳輸與處理的速度要求。結(jié)合國(guó)內(nèi)外對(duì)CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的...

  標(biāo)簽： CPLD FPGA IP核

  上傳時(shí)間： 2013-07-05

  上傳用戶：隱界最新

• 基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn) pdf免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn).pdf

  標(biāo)簽： UARTIP FPGA

  上傳時(shí)間： 2013-08-22

  上傳用戶：kaje

• 使用Libero提供的異步通信IP核實(shí)現(xiàn)UART通信免費(fèi)下載

  資源簡(jiǎn)介：使用Libero提供的異步通信IP核實(shí)現(xiàn)UART通信，并附帶仿真程序。UART設(shè)置為1位開始位，8位數(shù)據(jù)位，1位停止位，無校驗(yàn)。且UART發(fā)送自帶2級(jí)FIFO緩沖，占用FPGA面積很小。

  標(biāo)簽： Libero UART IP核 異步通信

  上傳時(shí)間： 2013-12-09

  上傳用戶：拔絲土豆

• 8位MCU架構(gòu)研究及基于FPGA的IP驗(yàn)證平臺(tái)實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：本文首先介紹了主流8位MCU(微控制器)的通用架構(gòu)，通過比較分析主流國(guó)際MCU半導(dǎo)體供應(yīng)商的MCU產(chǎn)品，結(jié)合作者在德國(guó)英飛凌公司的項(xiàng)目實(shí)踐，分析了英飛凌XC866系列8位MCU的架構(gòu)特點(diǎn)和功能特性。在此基礎(chǔ)上，介紹了該MCU芯片的系統(tǒng)集成方法，以及組成模塊的架構(gòu)和...

  標(biāo)簽： FPGA MCU 8位 架構(gòu)

  上傳時(shí)間： 2013-07-14

  上傳用戶：李夢(mèng)晗

• FFT變換的IP核的源代碼 VHDL~免費(fèi)下載

  資源簡(jiǎn)介：FFT變換的IP核的源代碼 VHDL~

  標(biāo)簽： VHDL FFT 變換 IP核

  上傳時(shí)間： 2015-03-15

  上傳用戶：bjgaofei

• 這是一個(gè)I2C串行數(shù)據(jù)通信協(xié)議以VHDL硬件描述語言實(shí)現(xiàn)的IP核免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)I2C串行數(shù)據(jù)通信協(xié)議以VHDL硬件描述語言實(shí)現(xiàn)的IP核，可直接編譯運(yùn)行

  標(biāo)簽： VHDL I2C 串行數(shù)據(jù) IP核

  上傳時(shí)間： 2015-04-27

  上傳用戶：chenbhdt

• DMA的控制器的IP核,和ATA控制器配合,可以實(shí)現(xiàn)DMA方式高速傳輸數(shù)據(jù).免費(fèi)下載

  資源簡(jiǎn)介：DMA的控制器的IP核,和ATA控制器配合,可以實(shí)現(xiàn)DMA方式高速傳輸數(shù)據(jù).

  標(biāo)簽： DMA ATA 控制器 IP核

  上傳時(shí)間： 2014-05-30

  上傳用戶：zhaiyanzhong

• 該程序是vhdl語言編寫的FFT變換的IP核代碼免費(fèi)下載

  資源簡(jiǎn)介：該程序是vhdl語言編寫的FFT變換的IP核代碼，程序中共包含了36個(gè).vhd文件

  標(biāo)簽： vhdl FFT 程序 變換

  上傳時(shí)間： 2013-12-25

  上傳用戶：來茴

• VHDL語言編寫的FFT變換的IP核代碼 對(duì)算法感興趣的可以免費(fèi)下載

  資源簡(jiǎn)介：VHDL語言編寫的FFT變換的IP核代碼 對(duì)算法感興趣的可以

  標(biāo)簽： VHDL FFT 語言 編寫

  上傳時(shí)間： 2015-11-22

  上傳用戶：ztj182002

• altera的IP核免費(fèi)下載

  資源簡(jiǎn)介：altera的IP核， 添加后，在quartusII中可以輕松實(shí)現(xiàn)對(duì)i2c的控制，是FPGA開發(fā)人員的必備工具之一。

  標(biāo)簽： altera

  上傳時(shí)間： 2014-01-24

  上傳用戶：dbs012280

• 這是一個(gè)FFT的IP核免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)FFT的IP核，安裝要求為quartus6.0以上。解壓安裝后可在quartus里例化使用，元件主要為cyclone和stratix,最大支持1024點(diǎn)的轉(zhuǎn)換。

  標(biāo)簽： FFT IP核

  上傳時(shí)間： 2013-12-24

  上傳用戶：chenlong

• 好東西啊,PCI的IP核.大家快下吧.@可以用來參考.FPGA設(shè)計(jì)的免費(fèi)下載

  資源簡(jiǎn)介：好東西啊,PCI的IP核.大家快下吧.@可以用來參考.FPGA設(shè)計(jì)的

  標(biāo)簽： FPGA PCI IP核 家

  上傳時(shí)間： 2014-01-21

  上傳用戶：牧羊人8920

• 128點(diǎn)FFT的IP核vhdl源代碼免費(fèi)下載

  資源簡(jiǎn)介：128點(diǎn)FFT的IP核vhdl源代碼，另有其控制代碼。

  標(biāo)簽： vhdl 128 FFT IP核

  上傳時(shí)間： 2013-11-29

  上傳用戶：jjj0202

• 基于FPGA自適應(yīng)高速RS編譯碼器的IP核設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA自適應(yīng)高速RS編譯碼器的IP核設(shè)計(jì)

  標(biāo)簽： FPGA 高速RS編譯碼器 IP核

  上傳時(shí)間： 2016-05-10

  上傳用戶：asdkin

• xilinx的cpri的IP核免費(fèi)下載

  資源簡(jiǎn)介：xilinx的cpri的IP核，用FPGA實(shí)現(xiàn)，有pdf說明文檔

  標(biāo)簽： xilinx cpri IP核

  上傳時(shí)間： 2013-12-21

  上傳用戶：hopy

• 基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn).pdf免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的UARTIP核設(shè)計(jì)與實(shí)現(xiàn).pdf

  標(biāo)簽： UARTIP FPGA

  上傳時(shí)間： 2016-06-06

  上傳用戶：ainimao

• 描述了一個(gè)8位二進(jìn)制輸入的DAC 文章中包含源代碼 采用數(shù)字化技術(shù)、在測(cè)控系統(tǒng)中用IP核實(shí)現(xiàn)D/A轉(zhuǎn)換免費(fèi)下載

  資源簡(jiǎn)介：描述了一個(gè)8位二進(jìn)制輸入的DAC 文章中包含源代碼 采用數(shù)字化技術(shù)、在測(cè)控系統(tǒng)中用IP核實(shí)現(xiàn)D/A轉(zhuǎn)換，并且在1片可編程邏輯器件中實(shí)現(xiàn)。它不受溫度的影響，既可保持高分辨率，又可降低對(duì)電路精度和穩(wěn)定度的要求，并減少元件的數(shù)量。

  標(biāo)簽： DAC 8位 二進(jìn)制 IP核

  上傳時(shí)間： 2016-06-10

  上傳用戶：王楚楚

• 借助于altera公司的IP核免費(fèi)下載

  資源簡(jiǎn)介：借助于altera公司的IP核，在FPGA中使用dspbuilder實(shí)現(xiàn)32位低通FIR濾波器功能，

  標(biāo)簽： altera IP核

  上傳時(shí)間： 2017-02-12

  上傳用戶：xiaodu1124