本文介紹了VHDL硬件描述語(yǔ)言基礎(chǔ)，包括： 1.簡(jiǎn)介 2.基本結(jié)構(gòu) 3.基本數(shù)據(jù)類型 4.設(shè)計(jì)組合電路 5.設(shè)計(jì)時(shí)序電路 6.設(shè)計(jì)狀態(tài)機(jī) 7.大規(guī)模電路的層次化設(shè)計(jì) 8.Function and Procedure
資源簡(jiǎn)介：本文介紹了VHDL硬件描述語(yǔ)言基礎(chǔ)，包括： 1.簡(jiǎn)介 2.基本結(jié)構(gòu) 3.基本數(shù)據(jù)類型 4.設(shè)計(jì)組合電路 5.設(shè)計(jì)時(shí)序電路 6.設(shè)計(jì)狀態(tài)機(jī) 7.大規(guī)模電路的層次化設(shè)計(jì) 8.Function and Procedure
上傳時(shí)間： 2013-12-16
上傳用戶：541657925
資源簡(jiǎn)介：此課程講義很有用,主要介紹了VHDL硬件描述語(yǔ)言,適合于初學(xué)者
上傳時(shí)間： 2015-05-07
上傳用戶：s363994250
資源簡(jiǎn)介：本書(shū)簡(jiǎn)要介紹了Verilog硬件描述語(yǔ)言的基礎(chǔ)知識(shí)，包括語(yǔ)言的基本內(nèi)容和基本結(jié)構(gòu) ，以及利用該語(yǔ)言在各種層次上對(duì)數(shù)字系統(tǒng)的建模方法。書(shū)中列舉了大量實(shí)例，幫助讀者掌握語(yǔ)言本身和建模方法，對(duì)實(shí)際數(shù)字系統(tǒng)設(shè)計(jì)也很有幫助。
上傳時(shí)間： 2014-01-22
上傳用戶：cainaifa
資源簡(jiǎn)介：本書(shū)簡(jiǎn)要介紹了Verilog硬件描述語(yǔ)言的基礎(chǔ)知識(shí)，包括語(yǔ)言的基本內(nèi)容和基本結(jié)構(gòu) ，以及利用該語(yǔ)言在各種層次上對(duì)數(shù)字系統(tǒng)的建模方法。書(shū)中列舉了大量實(shí)例，幫助讀者掌握語(yǔ)言本身和建模方法，對(duì)實(shí)際數(shù)字系統(tǒng)設(shè)計(jì)也很有幫助。本書(shū)是Verilog HDL的初級(jí)讀本，適用...
上傳時(shí)間： 2013-12-20
上傳用戶：vodssv
資源簡(jiǎn)介：本書(shū)全面的介紹了VHDL硬件描述語(yǔ)言的基本知識(shí)和利用VHDL語(yǔ)言進(jìn)行數(shù)字電路系統(tǒng)設(shè)計(jì)的方法。
上傳時(shí)間： 2013-07-30
上傳用戶：long14578
資源簡(jiǎn)介：:傳統(tǒng)的交通燈控制器多數(shù)由單片機(jī)或PLC來(lái)實(shí)現(xiàn),文中介紹了基于VHDL硬件描述語(yǔ)言進(jìn)行交通燈控制 器設(shè)計(jì)的一般思路和方法。選擇XIL INX公司低功耗、低成本、高性能的FPGA芯片,采用ISE5. X和MODELSIM SE 6. 0開(kāi)發(fā)工具進(jìn)行了程序的編譯和功能仿真。最后給出了交...
上傳時(shí)間： 2013-12-20
上傳用戶：wang0123456789
資源簡(jiǎn)介：介紹VHDL硬件描述語(yǔ)言的特點(diǎn)及設(shè)計(jì)思想，運(yùn)用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)計(jì)算機(jī)原理實(shí)驗(yàn)中RAM存儲(chǔ)器的設(shè)計(jì)方法，重點(diǎn)描述了對(duì)傳統(tǒng)計(jì)算機(jī)組成原理實(shí)驗(yàn)中移植到基于CPLD平臺(tái)的思想
上傳時(shí)間： 2015-08-21
上傳用戶：lvzhr
資源簡(jiǎn)介：本文介紹了 VHDL語(yǔ)言的學(xué)習(xí)總結(jié)，對(duì)于有一定VHDL語(yǔ)言基礎(chǔ)的同行們 我想應(yīng)該能起到一定作用。
上傳時(shí)間： 2014-12-07
上傳用戶：頂?shù)弥?/p>
資源簡(jiǎn)介：該程序用VHDL硬件描述語(yǔ)言編寫而成,已調(diào)試通過(guò),程序運(yùn)行后可實(shí)現(xiàn)三分頻,這樣就用軟件設(shè)計(jì)代替了硬件設(shè)計(jì),方便,穩(wěn)定,不需要硬件調(diào)試!
上傳時(shí)間： 2013-12-24
上傳用戶：huyiming139
資源簡(jiǎn)介：使用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)了直接頻率合成器的制作，并在Altera公司的CycloneII上得到實(shí)現(xiàn)，驗(yàn)證了代碼的正確性。用戶操作可以參照程序中的說(shuō)明，請(qǐng)使用QuartusII6.0以上版本打開(kāi)，低版本打開(kāi)時(shí)會(huì)有錯(cuò)誤提示
上傳時(shí)間： 2017-01-10
上傳用戶：清風(fēng)冷雨
資源簡(jiǎn)介：這里包含了很多硬件描述語(yǔ)言VHDL的實(shí)例！
上傳時(shí)間： 2017-03-05
上傳用戶：yyyyyyyyyy
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言，采用一種軟件硬化的設(shè)計(jì)思路設(shè)計(jì)了控制器。將控制器劃分成八個(gè)模塊
上傳時(shí)間： 2016-04-25
上傳用戶：jennyzai
資源簡(jiǎn)介：VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)
上傳時(shí)間： 2013-05-19
上傳用戶：eeworm
資源簡(jiǎn)介：VHDL硬件描述語(yǔ)言 e文 PDF版
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡(jiǎn)介：VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡(jiǎn)介：專輯類----可編程邏輯器件相關(guān)專輯 VHDL硬件描述語(yǔ)言-497頁(yè)-2.3M-e文-PDF版.rar
上傳時(shí)間： 2013-04-24
上傳用戶：cy1109
資源簡(jiǎn)介：專輯類----可編程邏輯器件相關(guān)專輯 VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)-333頁(yè)-18.9M.rar
上傳時(shí)間： 2013-04-24
上傳用戶：誰(shuí)偷了我的麥兜
資源簡(jiǎn)介：專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)-333頁(yè)-18.9M.pdf
上傳時(shí)間： 2013-05-25
上傳用戶：zsjzc
資源簡(jiǎn)介：專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G VHDL硬件描述語(yǔ)言-497頁(yè)-2.3M-e文-PDF版.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：cath
資源簡(jiǎn)介：·VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)?
上傳時(shí)間： 2013-04-24
上傳用戶：李彥東
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-08-06
上傳用戶：taozhihua1314
資源簡(jiǎn)介：學(xué)習(xí)VHDL硬件描述語(yǔ)言的一些例子的原代碼，比較全面，相信對(duì)初學(xué)者很有幫助
上傳時(shí)間： 2013-08-23
上傳用戶：四只眼
資源簡(jiǎn)介：VHDL硬件描述語(yǔ)言作業(yè)
上傳時(shí)間： 2014-01-20
上傳用戶：zhouli
資源簡(jiǎn)介：VHDL硬件描述語(yǔ)言教學(xué) VHDL硬件描述語(yǔ)言教學(xué) VHDL硬件描述語(yǔ)言教學(xué)
上傳時(shí)間： 2015-03-25
上傳用戶：ZJX5201314
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的對(duì)FPGA（Cyclone II）的配置的VHDL源代碼。
上傳時(shí)間： 2015-04-02
上傳用戶：nanxia
資源簡(jiǎn)介：這是一個(gè)I2C串行數(shù)據(jù)通信協(xié)議以VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的IP核，可直接編譯運(yùn)行
上傳時(shí)間： 2015-04-27
上傳用戶：chenbhdt
資源簡(jiǎn)介：ASK調(diào)制VHDL程序及仿真 基于VHDL硬件描述語(yǔ)言，對(duì)基帶信號(hào)進(jìn)行ASK振幅調(diào)制
上傳時(shí)間： 2013-12-27
上傳用戶：362279997
資源簡(jiǎn)介：MASK調(diào)制VHDL程序與仿真 基于VHDL硬件描述語(yǔ)言，對(duì)基帶信號(hào)進(jìn)行MASK調(diào)制
上傳時(shí)間： 2015-06-08
上傳用戶：一諾88
資源簡(jiǎn)介：CPSK調(diào)制VHDL程序及仿真 基于VHDL硬件描述語(yǔ)言，對(duì)基帶信號(hào)進(jìn)行調(diào)制
上傳時(shí)間： 2013-12-17
上傳用戶：zycidjl
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言開(kāi)發(fā)的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。
上傳時(shí)間： 2015-07-22
上傳用戶：稀世之寶039
