用VHDL語言采用串行方法實現用1位全加器實現4位全加器
資源簡介:用VHDL語言采用串行方法實現用1位全加器實現4位全加器
上傳時間: 2016-05-27
上傳用戶:hongmo
資源簡介:利用 VHDL 語言進行串行通信設計是一種很有效的方法 ,其原理簡單 ,可靠性高 ,又可以根據需要自行設定傳輸速率 ,與傳統的串行通信設計相比具有獨特的優勢.文章還對在軟件開發過程中應注意的事項作 了說明.
上傳時間: 2017-08-31
上傳用戶:zhuyibin
資源簡介:用c語言控制串行A/D的程序,移植性非常好。
上傳時間: 2016-09-19
上傳用戶:努力努力再努力
資源簡介:用VHDL語言在CPLD上實現串行通信
上傳時間: 2013-09-06
上傳用戶:q3290766
資源簡介:用VHDL語言在CPLD上實現串行通信
上傳時間: 2014-01-03
上傳用戶:jackgao
資源簡介:智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信
上傳時間: 2014-01-08
上傳用戶:weiwolkt
資源簡介:錯誤檢測與糾正電路的設計與實現用VHDL語言在CPLD上實現串行通信.doc
上傳時間: 2015-11-06
上傳用戶:hwl453472107
資源簡介:串行接口UART的用VHDL語言的簡單實現,希望對大家有幫助
上傳時間: 2016-07-24
上傳用戶:lixinxiang
資源簡介:FPGA串口界面調試程序,用VHDL語言實現
上傳時間: 2013-08-11
上傳用戶:362279997
資源簡介:用VHDL語言在CPLD/FPGA上實現浮點運算的方法
上傳時間: 2013-09-05
上傳用戶:life840315
資源簡介:用VHDL語言在CPLD/FPGA上實現浮點運算的方法
上傳時間: 2015-04-27
上傳用戶:fandeshun
資源簡介:用VHDL語言實現可編程串口芯片8251,包括8251的全部功能
上傳時間: 2016-02-11
上傳用戶:xieguodong1234
資源簡介:FPGA串口界面調試程序,用VHDL語言實現
上傳時間: 2014-01-18
上傳用戶:pkkkkp
資源簡介:用VHDL語言實現DDS直接數字頻率合成器的設計,采用正弦RAM表,可實現頻率可控的正弦數字信號,編譯、仿真通過。
上傳時間: 2014-01-04
上傳用戶:蟲蟲蟲蟲蟲蟲
資源簡介:利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器(數碼管)之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短(設計過程中即可實現時序仿真)、調試方便、故障率低、修改升級容易等特點。 本設計采用...
上傳時間: 2014-01-02
上傳用戶:LIKE
資源簡介:用VHDL語言實現的基于FPGA的交換機設計
上傳時間: 2013-04-24
上傳用戶:歸海惜雪
資源簡介:利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器(數碼管)之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短(設計過程中即可實現時序仿真)、調試方便、故障率低、修改升級容易等特點
上傳時間: 2013-08-11
上傳用戶:hn891122
資源簡介:用VHDL語言在FPGA上實現浮點運算,大家共享
上傳時間: 2013-08-19
上傳用戶:epson850
資源簡介:用FPGA實現RS232通信,此代碼是用VHDL語言編寫,非常有用的好東東啊
上傳時間: 2013-08-21
上傳用戶:爺的氣質
資源簡介:此程序用通過PFGA用VHDL語言實現了傅立葉變換,希望對大家有用
上傳時間: 2013-08-30
上傳用戶:tonyshao
資源簡介:用VHDL語言來實現一個電子時鐘,可以調時間。小時,分,秒。可以下載到實驗箱來運行驗證。
上傳時間: 2013-12-22
上傳用戶:253189838
資源簡介:用VHDL語言實現的ARM處理器的標準內核的源代碼程序,可在重用
上傳時間: 2013-12-11
上傳用戶:稀世之寶039
資源簡介:VHDL語言應用實例,計數器的設計,用GENERATE語句實現
上傳時間: 2015-04-05
上傳用戶:cjl42111
資源簡介:本程序是用VHDL語言實現異步通信控制器, hao1.vhd為主程序,hao1.scf為仿真波形
上傳時間: 2015-05-25
上傳用戶:yt1993410
資源簡介:用VHDL語言寫的時鐘程序。采用模塊化編程。可在EPM7128芯片上下載。編譯環境可用Maxplus或Quartus。
上傳時間: 2015-06-16
上傳用戶:851197153
資源簡介:VHDL的一個串行序列信號發生器的設計與實現
上傳時間: 2015-07-15
上傳用戶:sevenbestfei
資源簡介:這是一個用VHDL語言編寫的并口轉串口程序,在altera開發系統下驗證通過,運用于開發板與計算機之間的通信,源程序可以提供參考
上傳時間: 2014-12-21
上傳用戶:cylnpy
資源簡介:ic設計入門 用VHDL語言設計IC的一些主要方法和說明
上傳時間: 2015-08-17
上傳用戶:zhengzg
資源簡介:用VHDL語言編寫的串口通信程序 通過仿真驗證
上傳時間: 2015-08-29
上傳用戶:bruce5996
資源簡介:用VHDL語言實現六分頻,并且已經通過編譯和仿真。由此可舉一反三,實現任意偶數次分頻。
上傳時間: 2015-09-19
上傳用戶:yyq123456789