相 關 資 源

• RS232 verilog design免費下載

  資源簡介：RS232 verilog design

  標簽： verilog design 232 RS

  上傳時間： 2013-12-23

  上傳用戶：weixiao99

• FUNDAMENTALS OF DIGITAL LOGIC WITH verilog design 將verilog和數電很好的結合在一起講解免費下載

  資源簡介：FUNDAMENTALS OF DIGITAL LOGIC WITH verilog design 將verilog和數電很好的結合在一起講解

  標簽： FUNDAMENTALS DIGITAL verilog verilog

  上傳時間： 2016-08-20

  上傳用戶：王慶才

• RS232 verilog coding 全參數化設計 可以自己設定波特率 時鐘頻率等 完全FPGA實現調通免費下載

  資源簡介：RS232 verilog coding 全參數化設計 可以自己設定波特率 時鐘頻率等 完全FPGA實現調通

  標簽： verilog coding FPGA 232

  上傳時間： 2016-12-28

  上傳用戶：我們的船長

• some example for verilog design免費下載

  資源簡介：some example for verilog design

  標簽： example verilog design some

  上傳時間： 2017-02-06

  上傳用戶：王慶才

• system verilog design book examples免費下載

  資源簡介：system verilog design book examples

  標簽： examples verilog system design

  上傳時間： 2014-01-23

  上傳用戶：xlcky

• verilog HDL: A Guide to Digital design and免費下載

  資源簡介：·verilog?HDL:?A?Guide?to?Digital?design?and??

  標簽： nbsp verilog Digital design

  上傳時間： 2013-04-24

  上傳用戶：誰偷了我的麥兜

• 結合XILINXCPLD所做的模擬RS232通信verilog源程序免費下載

  資源簡介：結合XILINXCPLD所做的模擬RS232通信verilog源程序

  標簽： XILINXCPLD verilog 232 RS

  上傳時間： 2013-09-03

  上傳用戶：gps6888

• verilog Coding Style for Efficient Digital design免費下載

  資源簡介：? In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to...

  標簽： Efficient verilog Digital Coding

  上傳時間： 2013-11-22

  上傳用戶：han_zh

• verilog Coding Style for Efficient Digital design免費下載

  資源簡介：? In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to...

  標簽： Efficient verilog Digital Coding

  上傳時間： 2013-11-23

  上傳用戶：我干你啊

• verilog Coding Style for Efficient Digital design免費下載

  資源簡介：verilog Coding Style for Efficient Digital design

  標簽： Efficient verilog Digital Coding

  上傳時間： 2015-01-21

  上傳用戶：PresidentHuang

• 結合XILINXCPLD所做的模擬RS232通信verilog源程序免費下載

  資源簡介：結合XILINXCPLD所做的模擬RS232通信verilog源程序

  標簽： XILINXCPLD verilog 232 RS

  上傳時間： 2015-03-31

  上傳用戶：hustfanenze

• A Huffman implementation reference design in both VHDL and verilog is provided by the Xilinx免費下載

  資源簡介：A Huffman implementation reference design in both VHDL and verilog is provided by the Xilinx

  標簽： implementation reference provided Huffman

  上傳時間： 2015-07-07

  上傳用戶：cooran

• 是一本好書,verilog HDL,a guide to digital design and synthesis免費下載

  資源簡介：是一本好書,verilog HDL,a guide to digital design and synthesis

  標簽： synthesis verilog digital design

  上傳時間： 2015-07-14

  上傳用戶：熊少鋒

• advanced digital design with the verilog hdl免費下載

  資源簡介：advanced digital design with the verilog hdl

  標簽： advanced digital verilog design

  上傳時間： 2013-12-15

  上傳用戶：爺的氣質

• 用verilog實現RS232通信async_transmitter.v免費下載

  資源簡介：用verilog實現RS232通信async_transmitter.v

  標簽： async_transmitter verilog 232 RS

  上傳時間： 2013-12-17

  上傳用戶：咔樂塢

• 用verilog實現RS232 receiveri免費下載

  資源簡介：用verilog實現RS232 receiveri

  標簽： receiveri verilog 232 RS

  上傳時間： 2013-12-23

  上傳用戶：bjgaofei

• JTAG design verilog code.免費下載

  資源簡介：JTAG design verilog code.

  標簽： verilog design JTAG code

  上傳時間： 2014-07-30

  上傳用戶：wys0120

• design and Test_verilog HDL——EDA先鋒工作室《設計與驗證—verilog HDL》配書源代碼免費下載

  資源簡介：design and Test_verilog HDL——EDA先鋒工作室《設計與驗證—verilog HDL》配書源代碼，很多使用的實例，并有說明，是學習verilog 不可多得的好資料。

  標簽： Test_verilog HDL verilog design

  上傳時間： 2016-02-18

  上傳用戶：youlongjian0

• vga verilog codes which design a pong game and output to vga monitor免費下載

  資源簡介：vga verilog codes which design a pong game and output to vga monitor

  標簽： vga verilog monitor design

  上傳時間： 2013-12-31

  上傳用戶：牛布牛

• DAC converter design with verilog code and testbench免費下載

  資源簡介：DAC converter design with verilog code and testbench

  標簽： converter testbench verilog design

  上傳時間： 2014-01-23

  上傳用戶：yyyyyyyyyy

• verilog digital System design 2007 second edition免費下載

  資源簡介：verilog digital System design 2007 second edition

  標簽： verilog digital edition System

  上傳時間： 2013-11-25

  上傳用戶：ayfeixiao

• (2003 prentice-hall)verilog hdl：a guide to digital design and synthesis(2nd edition).rar免費下載

  資源簡介：(2003 prentice-hall)verilog hdl：a guide to digital design and synthesis(2nd edition).rar

  標簽： prentice-hall synthesis digital edition

  上傳時間： 2014-01-17

  上傳用戶：teddysha

• Using verilog-A in Advanced design System免費下載

  資源簡介：Using verilog-A in Advanced design System，英文版的關于verilog_A的相關介紹。

  標簽： verilog-A Advanced design System

  上傳時間： 2014-01-07

  上傳用戶：tb_6877751

• RS232的verilog源代碼,如果需要的可以免費下載

  資源簡介：RS232的verilog源代碼,如果需要的可以

  標簽： verilog 232 RS 源代碼

  上傳時間： 2016-08-25

  上傳用戶：王小奇

• This is an extension of sign example. You can design your own traffic sign by using verilog. And the免費下載

  資源簡介：This is an extension of sign example. You can design your own traffic sign by using verilog. And the result from verilog can be seen by the attached C file.

  標簽： sign extension verilog example

  上傳時間： 2016-10-12

  上傳用戶：haohaoxuexi

• this a book about the verilog-hdl design and circuit simulation and synthesize example免費下載

  資源簡介：this a book about the verilog-hdl design and circuit simulation and synthesize example

  標簽： verilog-hdl simulation synthesize and

  上傳時間： 2016-11-03

  上傳用戶：GavinNeko

• Log Shifter Gate Level design using verilog(IC design Lab) and Lab Note免費下載

  資源簡介：Log Shifter Gate Level design using verilog(IC design Lab) and Lab Note

  標簽： Lab Shifter verilog design

  上傳時間： 2016-12-01

  上傳用戶：cylnpy

• A Top-Down verilog-A design on the digital phase-lockedmloop免費下載

  資源簡介：A Top-Down verilog-A design on the digital phase-lockedmloop

  標簽： phase-lockedmloop verilog-A Top-Down digital

  上傳時間： 2013-12-02

  上傳用戶：silenthink

• a divider design based on verilog language免費下載

  資源簡介：a divider design based on verilog language

  標簽： language divider verilog design

  上傳時間： 2013-12-14

  上傳用戶：362279997

• design Testbenches in verilog HDL language.免費下載

  資源簡介：design Testbenches in verilog HDL language.

  標簽： Testbenches language verilog design

  上傳時間： 2017-05-04

  上傳用戶：zhaiye