相 關 資 源

• Synchronous read write RAM verilog。經過modelsim se仿真。免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 47譯碼器器的verilog源代碼,經過編譯仿真的免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• ８＊８的乘法器verilog源代碼,經過編譯仿真的免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用verilog寫的1602驅動 仿真已經通過免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 本人做的BP神經網絡和RBF神經網絡的仿真比較免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 神經網絡PID仿真程序,直接導入MATLAB就可以運行免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 電系統過電壓仿真程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• BP神經網絡matalb仿真原程序 代碼希望對你有用 緊共參考免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 描述混沌現象的判斷及其使用MATLAB對該過程的仿真的程序源碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 基于TE過程的仿真系統的實現免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• Dual Port RAM ASynchronous Read/write 經過modelsim仿真免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• Content Addressable Memory 的verilog源代碼。經過modelsim仿真。免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• FFT verilog RTL 經過測試與Altera FFT IP相當的verilog代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• AD7266的verilog驅動程序,已仿真通過,可直接在EDK下使用.免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用verilog語言實現了全加器,可綜合可仿真通過免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• coridic的VHDL愿程序已經在AITIVEHDL中仿真通過免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 51單片機控制LCD 按鍵 已經在Proteus下仿真通過免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 通過實驗仿真,從輸入信號和輸出信號的時域和頻域曲線可看出在DSP 上實現的FIR濾波器能完成預定的濾波任務。免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• vb 的圖書館管理系統 用vb編寫 好看 經過本人認真測試免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 通過Monte Carlo仿真免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• ddc simulation 進行DDC實現過程的仿真免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 神經元網絡及訓練方法的C_仿真實現.pdf免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• verilog非阻塞賦值的仿真/綜合問題免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 基于MATLAB的神經網絡的仿真簡介免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 51單片機C語言程序設計經典實例(仿真)免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• fir在dspbuilder下產生VHDL源碼及其測試激勵文件時的matlab模型,在modelsim下仿真通過免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• fft在dspbuilder下產生VHDL源碼及其測試激勵文件的matlab模型,在modelsim下仿真通過免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• dds在dspbuilder下產生VHDL源碼及其測試激勵文件的matlab模型,在modelsim下仿真通過免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• m序列在dspbuilder下產生VHDL源碼及其測試激勵文件的matlab模型,在modelsim下仿真通過免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 正弦波在dspbuilder下產生VHDL源碼及其測試激勵文件的matlab模型,在modelsim下仿真通過免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：