相 關(guān) 資 源

• v2html - verilog to html converter 主要為FPGA和ASIC工作人員免費(fèi)下載

  資源簡(jiǎn)介：v2html - verilog to html converter 主要為FPGA和ASIC工作人員

  標(biāo)簽： converter verilog v2html html

  上傳時(shí)間： 2014-01-03

  上傳用戶：lunshaomo

• 主要實(shí)現(xiàn)FPGA和總線模式下的通信可以實(shí)現(xiàn)8051對(duì)FPGA的讀寫操作免費(fèi)下載

  資源簡(jiǎn)介：主要實(shí)現(xiàn)FPGA和總線模式下的通信可以實(shí)現(xiàn)8051對(duì)FPGA的讀寫操作

  標(biāo)簽： FPGA 8051 總線 模式

  上傳時(shí)間： 2013-12-09

  上傳用戶：wweqas

• 8051對(duì)FPGA的讀寫操作(FPGA和總線模式下的通信)免費(fèi)下載

  資源簡(jiǎn)介：主要實(shí)現(xiàn)FPGA和總線模式下的通信可以實(shí)現(xiàn)8051對(duì)FPGA的讀寫操作

  標(biāo)簽： FPGA 8051 讀寫操作 總線

  上傳時(shí)間： 2013-08-09

  上傳用戶：chendawei

• FPGA和網(wǎng)絡(luò)處理器上的實(shí)現(xiàn)簡(jiǎn)介免費(fèi)下載

  資源簡(jiǎn)介：該文檔為FPGA和網(wǎng)絡(luò)處理器上的實(shí)現(xiàn)簡(jiǎn)介資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………

  標(biāo)簽： fpga 網(wǎng)絡(luò)處理器

  上傳時(shí)間： 2021-11-05

  上傳用戶：得之我幸78

• FPGA結(jié)構(gòu)與工作原理講義免費(fèi)下載

  資源簡(jiǎn)介：該文檔為FPGA結(jié)構(gòu)與工作原理講義總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： fpga

  上傳時(shí)間： 2022-05-10

  上傳用戶：

• FPGA和ARM和STM32和DSP區(qū)別免費(fèi)下載

  資源簡(jiǎn)介：該文檔為FPGA和ARM和STM32和DSP區(qū)別總結(jié)文檔，是一份不錯(cuò)的參考資料，感興趣的可以下載看看，，，，，，，，，，，，，，，，，

  標(biāo)簽： fpga arm stm32 dsp

  上傳時(shí)間： 2022-08-09

  上傳用戶：canderile

• 華為的FPGA和verilog的教程免費(fèi)下載

  資源簡(jiǎn)介：華為的FPGA和verilog的教程，我相信對(duì)大家的用處是毋庸置疑的。

  標(biāo)簽： verilog FPGA 華為 教程

  上傳時(shí)間： 2013-08-13

  上傳用戶：manlian

• 華為FPGA設(shè)計(jì)流程指南免費(fèi)下載

  資源簡(jiǎn)介：華為FPGA設(shè)計(jì)流程指南:本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫本流程的目的是：在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開發(fā)的合理性、一致性、高效性。形成風(fēng)格良好和完整的文檔。實(shí)現(xiàn)在FPGA不同廠家之間以及從FPGA到ASIC...

  標(biāo)簽： FPGA 華為 設(shè)計(jì)流程

  上傳時(shí)間： 2013-08-22

  上傳用戶：shengyj12345

• verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫,為FPGA設(shè)計(jì)者使用.免費(fèi)下載

  資源簡(jiǎn)介：verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫,為FPGA設(shè)計(jì)者使用.

  標(biāo)簽： verilog FPGA 代碼 經(jīng)驗(yàn)

  上傳時(shí)間： 2015-04-07

  上傳用戶：bruce

• verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫,為FPGA設(shè)計(jì)者使用.免費(fèi)下載

  資源簡(jiǎn)介：verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫,為FPGA設(shè)計(jì)者使用.

  標(biāo)簽： verilog FPGA 代碼 經(jīng)驗(yàn)

  上傳時(shí)間： 2013-12-25

  上傳用戶：PresidentHuang

• verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫,為FPGA設(shè)計(jì)者使用.免費(fèi)下載

  資源簡(jiǎn)介：verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫,為FPGA設(shè)計(jì)者使用.

  標(biāo)簽： verilog FPGA 代碼 經(jīng)驗(yàn)

  上傳時(shí)間： 2015-04-07

  上傳用戶：498732662

• verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫,為FPGA設(shè)計(jì)者使用.免費(fèi)下載

  資源簡(jiǎn)介：verilog 代碼. 經(jīng)驗(yàn)證成功,可以作為標(biāo)準(zhǔn)單元庫,為FPGA設(shè)計(jì)者使用.

  標(biāo)簽： verilog FPGA 代碼 經(jīng)驗(yàn)

  上傳時(shí)間： 2014-06-16

  上傳用戶：古谷仁美

• 華為FPGA設(shè)計(jì)流程指南:本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫本流程的目的是：在于規(guī)范整個(gè)設(shè)計(jì)流程免費(fèi)下載

  資源簡(jiǎn)介：華為FPGA設(shè)計(jì)流程指南:本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫本流程的目的是：在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開發(fā)的合理性、一致性、高效性。形成風(fēng)格良好和完整的文檔。實(shí)現(xiàn)在FPGA不同廠家之間以及從FPGA到ASIC...

  標(biāo)簽： FPGA ASIC 設(shè)計(jì)流程 華為

  上傳時(shí)間： 2016-04-26

  上傳用戶：lmeeworm

• 這是一個(gè)DWT的verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)DWT的verilog code,它的主要功用是PC與FPGA之間的DWT程序的溝通與傳輸

  標(biāo)簽： DWT verilog FPGA code

  上傳時(shí)間： 2014-08-09

  上傳用戶：xc216

• 華為的FPGA和verilog的教程免費(fèi)下載

  資源簡(jiǎn)介：華為的FPGA和verilog的教程，我相信對(duì)大家的用處是毋庸置疑的。

  標(biāo)簽： verilog FPGA 華為 教程

  上傳時(shí)間： 2013-12-05

  上傳用戶：bruce

• FPGA開發(fā)板配套verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。免費(fèi)下載

  資源簡(jiǎn)介：FPGA開發(fā)板配套verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。

  標(biāo)簽： verilog EP1C6F FPGA Mars

  上傳時(shí)間： 2014-11-10

  上傳用戶：15736969615

• Good book on introduction to programming on Digilent Spartan FPGA board in verilog by Pong Chu免費(fèi)下載

  資源簡(jiǎn)介：Good book on introduction to programming on Digilent Spartan FPGA board in verilog by Pong Chu

  標(biāo)簽： introduction programming Digilent Spartan

  上傳時(shí)間： 2013-12-13

  上傳用戶：gaojiao1999

• 華為FPGA設(shè)計(jì)規(guī)范 verilog約束 編程規(guī)范時(shí)序分析等全套資料: FPGA技巧Xilinx.p免費(fèi)下載

  資源簡(jiǎn)介：華為FPGA設(shè)計(jì)規(guī)范 verilog約束 編程規(guī)范時(shí)序分析等全套資料:FPGA技巧Xilinx.pdfHuaWei verilog 約束.rarSynplify工具使用指南(華為文檔)[1].rar.rarverilog HDL 華為入門教程.rarverilog典型電路設(shè)計(jì) 華為.rar一種將異步時(shí)鐘域轉(zhuǎn)換成同步時(shí)鐘域的方法.pdf華為...

  標(biāo)簽： 華為 fpga verilog

  上傳時(shí)間： 2021-11-05

  上傳用戶：qdxqdxqdxqdx

• 該程序包為FPGA的例子免費(fèi)下載

  資源簡(jiǎn)介：該程序包為FPGA的例子，用FPGA來設(shè)計(jì)MP3播放器

  標(biāo)簽： FPGA 程序

  上傳時(shí)間： 2013-08-12

  上傳用戶：zouxinwang

• 華為FPGA設(shè)計(jì)高級(jí)技巧 Xilinx篇免費(fèi)下載

  資源簡(jiǎn)介：華為 FPGA 設(shè)計(jì)高級(jí)技巧 Xilinx 篇，涉及 FPGA 綜合、時(shí)序優(yōu)化、編碼風(fēng)格

  標(biāo)簽： Xilinx FPGA 華為 高級(jí)技巧

  上傳時(shí)間： 2013-08-14

  上傳用戶：wivai

• 使用8031單片機(jī)加載FPGA的源代碼,為FPGA的加載提供了另一種方便的方法.免費(fèi)下載

  資源簡(jiǎn)介：使用8031單片機(jī)加載FPGA的源代碼,為FPGA的加載提供了另一種方便的方法.

  標(biāo)簽： FPGA 8031 單片機(jī) 源代碼

  上傳時(shí)間： 2013-09-06

  上傳用戶：瓦力瓦力hong

• 華為FPGA設(shè)計(jì)流程指南免費(fèi)下載

  資源簡(jiǎn)介：本部門所承擔(dān)的FPGA設(shè)計(jì)任務(wù)主要是兩方面的作用：系統(tǒng)的原型實(shí)現(xiàn)和ASIC的原型驗(yàn)證。編寫本流程的目的是： l???????? 在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開發(fā)的合理性、一致性、高效性。 l???????? 形成風(fēng)格良好和完整的文檔。 l???????? 實(shí)...

  標(biāo)簽： FPGA 華為 設(shè)計(jì)流程

  上傳時(shí)間： 2013-11-24

  上傳用戶：xmsmh

• 基于FPGA和CMX589A的GMSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：GMSK信號(hào)具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動(dòng)突發(fā)通信系統(tǒng)。根據(jù)GMSK調(diào)制的特點(diǎn)，提出 亍一種以FPGA和CMX589A為硬件裁體的GMSK調(diào)制器的設(shè)計(jì)方案，并給出了方案的具體實(shí)現(xiàn)，包括系統(tǒng)結(jié)構(gòu)、利用CMX589A實(shí)...

  標(biāo)簽： FPGA 589A GMSK CMX

  上傳時(shí)間： 2013-10-24

  上傳用戶：thesk123

• VIP專區(qū)-華為FPGA設(shè)計(jì)全套資料合集19份免費(fèi)下載

  資源簡(jiǎn)介：光電檢測(cè)原理及應(yīng)用 2冊(cè)

  標(biāo)簽： 光電 檢測(cè)原理

  上傳時(shí)間： 2013-04-15

  上傳用戶：eeworm

• 華為FPGA設(shè)計(jì)全套，17份精華資料整理，全網(wǎng)最全！免費(fèi)下載

  資源簡(jiǎn)介：小孔沖模設(shè)計(jì)

  標(biāo)簽： 模

  上傳時(shí)間： 2013-05-24

  上傳用戶：eeworm

• 基于FPGA和DSP的紅外圖像預(yù)處理算法研究免費(fèi)下載

  資源簡(jiǎn)介：隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強(qiáng)大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對(duì)數(shù)字信號(hào)處理的特點(diǎn)做了特定設(shè)計(jì)，集成了存儲(chǔ)器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個(gè)公司提供的FPGA開發(fā)軟件使...

  標(biāo)簽： FPGA DSP 紅外 圖像預(yù)處理

  上傳時(shí)間： 2013-07-16

  上傳用戶：xiaowei314

• 基于FPGA和DSP的紅外圖像預(yù)處理算法研究免費(fèi)下載

  資源簡(jiǎn)介：隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強(qiáng)大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對(duì)數(shù)字信號(hào)處理的特點(diǎn)做了特定設(shè)計(jì)，集成了存儲(chǔ)器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個(gè)公司提供的FPGA開發(fā)軟件使...

  標(biāo)簽： FPGA DSP 紅外 圖像預(yù)處理

  上傳時(shí)間： 2013-07-22

  上傳用戶：Divine

• 華為FPGA設(shè)計(jì)流程指南免費(fèi)下載

  資源簡(jiǎn)介：華為FPGA設(shè)計(jì)流程指南.......華為FPGA設(shè)計(jì)流程指南

  標(biāo)簽： FPGA 華為 設(shè)計(jì)流程

  上傳時(shí)間： 2013-05-29

  上傳用戶：1134473521

• verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊免費(fèi)下載

  資源簡(jiǎn)介：verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測(cè)量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計(jì)算和顯示。

  標(biāo)簽： verilog DDS 正弦信號(hào)發(fā)生器 模塊

  上傳時(shí)間： 2013-08-28

  上傳用戶：asdfasdfd

• FPGA和PC機(jī)之間串行通信對(duì)輸出正弦波頻率的控制免費(fèi)下載

  資源簡(jiǎn)介：1、 利用FLEX10的片內(nèi)RAM資源，根據(jù)DDS原理，設(shè)計(jì)產(chǎn)生正弦信號(hào)的各功能模塊和頂層原理圖； 2、 利用實(shí)驗(yàn)板上的TLC7259轉(zhuǎn)換器，將1中得到的正弦信號(hào)，通過D/A轉(zhuǎn)換，通過ME5534濾波后在示波器上觀察； 3、 輸出波形要求： 在輸入時(shí)鐘頻率為16KHz時(shí)，輸出正弦波...

  標(biāo)簽： FPGA PC機(jī) 串行通信 輸出

  上傳時(shí)間： 2013-09-06

  上傳用戶：zhuimenghuadie