相 關 資 源

• verilog分頻器～時鐘為50hmz免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 標簽： verilog 分頻器 N倍奇數分頻器.(verilog) N_odd_divider.v / verilog module N_odd_divider (免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• verilog實現的奇數分頻器 針對任何規模的奇數分頻免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 分頻器 verilog免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 參數化分頻器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• FPGA分頻器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 技術分頻器。把時鐘分為奇數個免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 自己做的VHDL交通燈控制器；分頻器、信號控制器、時鐘模塊；EDA； 通過了仿真、運行。時間可以設置為隨意的兩位數.免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 該模塊為分頻器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 半整數分頻器的實現（verilog）免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用verilog實現基于FPGA的通用分頻器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用verilog實現基于FPGA的通用分頻器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用verilog編寫適中分頻器 并且還有測試程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用verilog編寫適中分頻器 并且還有測試程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 使用verilog編寫分頻器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 計數,定時器應用.撥碼開關一次只選一個..393作分頻器用免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• VHDL分頻器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用verilog HDL實現的任意 頻率分頻器源代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 數控分頻器的設計數控分頻器的功能就是當在輸入端給定不同輸入數據時免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 數控分頻器的設計 數控分頻器的功能就是當在輸入端給定不同輸入數據時免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用verilog HDL 實現時鐘(時和分)免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用verilog實現fpga的通用分頻器的實現免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 分頻器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 基于FPGA和PLL的函數信號發生器時鐘部分的實現免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 數控分頻器設計:對于一個加法計數器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 非整數分頻器 分頻系數為無限不循環小數 vhdl免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 2.5分頻器。算是小數分頻的一個例子。我們以前做實驗的時候用來寫實驗報告滴~還有好多呢免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用vhdl實現的分頻器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 該源碼為VHDL語言編寫的分頻器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：