相 關 資 源

• 相應加法器的測試向量（test bench)免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• vhdl 測試向量含測試向量（test bench）和波形產生：VHDL實例---相應加法器的測試向量（test bench).txt免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 波形發生器.經典雙進程狀態機.相應加法器的測試向量免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 計數器 鎖存器 12位寄存器 帶load免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 用于某些測試程序中的測試向量生成。 根據輸入的統計特性免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 實現簡單十六位加法器及測試程序 的verilog代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 測試向量波形產生：VHDL實例---加法器源程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 32位除法器的測試程序免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 32位并行乘法器的測試文件免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一種基于相容壓縮和FDR編碼壓縮的綜合壓縮方法。該方法首先把原始測試集的測試向量轉變成多掃描鏈的形式免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一種基于多掃描鏈相容 壓縮的 Golomb 碼的壓縮方法。這種方法首先把原始測試集的測試向量轉變成多掃 描鏈的形式免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 內有波形發生器免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個自己編寫的全數字鎖相環及其測試向量免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 8篇測試向量(test_bench)和波形產生的例子(VHDL語言免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 8篇測試向量(test_bench)和波形產生的例子免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 應用vhdl語言進行加法器的設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 一個超前進位加法器的Verilog實現免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 8位加法器的實現免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 最高8位帶符號的加法器的核心代碼在masm上調試通過。免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這是一種描述加法器的VHDL描述。已經試用過。免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 加法器的VHDL代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 8位加法器的實現免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• minicore為一個加法器的最小結構免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 超前進位加法器的設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 低功耗測試矢量生成技術的研究免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 8位加法器的原代碼,主要內容下載看了就知道免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 浮點加法器的VHDL算法設計 浮點加法器的VHDL算法設計免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：

• 實現四位加法器的VHDL代碼免費下載

  資源簡介：

  標簽：

  上傳時間：

  上傳用戶：