狀態(tài)機(jī)設(shè)計(jì)源代碼
資源簡(jiǎn)介：狀態(tài)機(jī)設(shè)計(jì)源代碼
上傳時(shí)間： 2015-03-09
上傳用戶(hù)：Late_Li
資源簡(jiǎn)介：有限狀態(tài)機(jī)設(shè)計(jì)與實(shí)現(xiàn)源代碼.zip
上傳時(shí)間： 2015-01-26
上傳用戶(hù)：363186
資源簡(jiǎn)介：狀態(tài)機(jī)設(shè)計(jì):8.1.1 數(shù)據(jù)類(lèi)型定義語(yǔ)句TYPE語(yǔ)句的用法如下：TYPE 數(shù)據(jù)類(lèi)型名IS 數(shù)據(jù)類(lèi)型定義OF 基本數(shù)據(jù)類(lèi)型;或TYPE 數(shù)據(jù)類(lèi)型名IS 數(shù)據(jù)類(lèi)型定義;TYPE st1 IS ARRAY ( 0 TO 15 ) OF STD_LOGIC ;TYPE week IS (sun，mon，tue，wed，thu，fri，sat) ; 8.1.1 數(shù)據(jù)類(lèi)...
上傳時(shí)間： 2013-11-05
上傳用戶(hù)：nem567397
資源簡(jiǎn)介：有限狀態(tài)機(jī)設(shè)計(jì)策略
上傳時(shí)間： 2013-10-29
上傳用戶(hù)：yoleeson
資源簡(jiǎn)介：有限狀態(tài)機(jī)設(shè)計(jì)策略
上傳時(shí)間： 2013-11-20
上傳用戶(hù)：oojj
資源簡(jiǎn)介：這是“狀態(tài)機(jī)設(shè)計(jì)（講稿）”，希望對(duì)正在學(xué)VHDL的同學(xué)有幫助，謝謝！
上傳時(shí)間： 2014-11-27
上傳用戶(hù)：xz85592677
資源簡(jiǎn)介：uart的vhdl實(shí)現(xiàn)代碼 分模塊設(shè)計(jì)和狀態(tài)機(jī)設(shè)計(jì) 不錯(cuò)的，用它沒(méi)錯(cuò)
上傳時(shí)間： 2014-01-26
上傳用戶(hù)：zhangliming420
資源簡(jiǎn)介：一篇經(jīng)典狀態(tài)機(jī)設(shè)計(jì)的資料，希望對(duì)大家有用
上傳時(shí)間： 2014-01-26
上傳用戶(hù)：l254587896
資源簡(jiǎn)介：使用8位控制器picoblaze實(shí)現(xiàn)狀態(tài)機(jī)的源代碼
上傳時(shí)間： 2014-01-03
上傳用戶(hù)：himbly
資源簡(jiǎn)介：Verilog and VHDL狀態(tài)機(jī)設(shè)計(jì)，英文pdf格式 State machine design techniques for Verilog and VHDL Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one l...
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：change0329
資源簡(jiǎn)介：基才VHDL狀態(tài)機(jī)設(shè)計(jì)的智能交通控制燈 設(shè)計(jì) 有需要的可以看一下
上傳時(shí)間： 2013-12-26
上傳用戶(hù)：lnnn30
資源簡(jiǎn)介：基才VHDL狀態(tài)機(jī)設(shè)計(jì)的智能交通控制燈 有需要的可以看一下
上傳時(shí)間： 2013-12-21
上傳用戶(hù)：zhangyigenius
資源簡(jiǎn)介：這是關(guān)于VHDL狀態(tài)機(jī)的源代碼，歡迎大家下載使用
上傳時(shí)間： 2014-08-16
上傳用戶(hù)：上善若水
資源簡(jiǎn)介：這是關(guān)于VHDL運(yùn)動(dòng)表狀態(tài)機(jī)的源代碼，歡迎大家下載使用
上傳時(shí)間： 2014-01-15
上傳用戶(hù)：nanxia
資源簡(jiǎn)介：狀態(tài)機(jī)設(shè)計(jì)的vhdl源程序及文章pdf,歡迎交流.
上傳時(shí)間： 2014-11-22
上傳用戶(hù)：gut1234567
資源簡(jiǎn)介：Moore型狀態(tài)機(jī)設(shè)計(jì),基于VHDL.能夠根據(jù)微處理器的讀寫(xiě)周期,分別對(duì)應(yīng)存儲(chǔ)器輸出寫(xiě)使能WE和讀使能OE信號(hào).
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：cjl42111
資源簡(jiǎn)介：vhdl實(shí)現(xiàn)miniUART代碼 分模塊設(shè)計(jì)和狀態(tài)機(jī)設(shè)計(jì),內(nèi)核超級(jí)小
上傳時(shí)間： 2014-01-13
上傳用戶(hù)：z1191176801
資源簡(jiǎn)介：狀態(tài)機(jī)設(shè)計(jì)，用VHDL進(jìn)行MOORE型狀態(tài)機(jī)的設(shè)計(jì)。原程序以及波形圖
上傳時(shí)間： 2016-04-18
上傳用戶(hù)：watch100
資源簡(jiǎn)介：狀態(tài)機(jī)設(shè)計(jì)，用VHDL進(jìn)行MEALY型狀態(tài)機(jī)的設(shè)計(jì)。由于兩個(gè)程序本身有延時(shí)現(xiàn)象，本實(shí)驗(yàn)進(jìn)行了改進(jìn)。
上傳時(shí)間： 2016-04-18
上傳用戶(hù)：hzy5825468
資源簡(jiǎn)介：很好的狀態(tài)機(jī)設(shè)計(jì)教程，尤其對(duì)于不同狀態(tài)機(jī)的理解很好
上傳時(shí)間： 2014-01-17
上傳用戶(hù)：ywqaxiwang
資源簡(jiǎn)介：VHDL狀態(tài)機(jī)設(shè)計(jì)，如何設(shè)計(jì)一個(gè)可以通用的狀態(tài)機(jī)，如何保證狀態(tài)機(jī)的可維護(hù)性和可擴(kuò)展性。
上傳時(shí)間： 2014-01-11
上傳用戶(hù)：himbly
資源簡(jiǎn)介：基于VHDL狀態(tài)機(jī)設(shè)計(jì)的智能交通控制燈VHDL程序
上傳時(shí)間： 2013-12-17
上傳用戶(hù)：
資源簡(jiǎn)介：狀態(tài)機(jī)設(shè)計(jì).應(yīng)用環(huán)境 verilog。讓讀者了解狀態(tài)機(jī)的基本原理和應(yīng)用。
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：edisonfather
資源簡(jiǎn)介：使用狀態(tài)機(jī)設(shè)計(jì)一個(gè)5位序列檢測(cè)器。從一串二進(jìn)制碼中檢測(cè)出一個(gè)已預(yù)置的5位二進(jìn)制碼
上傳時(shí)間： 2013-12-13
上傳用戶(hù)：xz85592677
資源簡(jiǎn)介：一種基于狀態(tài)機(jī)設(shè)計(jì)的串并行轉(zhuǎn)換電路，將LTC1196(ADC)的串行輸出數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)的轉(zhuǎn)換電路， ADC的時(shí)鐘由轉(zhuǎn)換電路提供，
上傳時(shí)間： 2017-06-19
上傳用戶(hù)：qunquan
資源簡(jiǎn)介：海爾布倫 訪(fǎng)問(wèn)狀態(tài)機(jī) 設(shè)計(jì) 用FSM方式 verilog HDL 語(yǔ)言描述
上傳時(shí)間： 2017-07-13
上傳用戶(hù)：小碼農(nóng)lz
資源簡(jiǎn)介：詳細(xì)介紹了三種高效狀態(tài)機(jī)設(shè)計(jì)，其中還有PDF格式的說(shuō)明（英文版）。
上傳時(shí)間： 2017-08-15
上傳用戶(hù)：lyy1234
資源簡(jiǎn)介：交通燈狀態(tài)機(jī)Vrilog源代碼 交通燈狀態(tài)機(jī)Vrilog源代碼
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：maizezhen
資源簡(jiǎn)介：運(yùn)用狀態(tài)機(jī)設(shè)計(jì)按鍵控制數(shù)碼管顯示的電路系統(tǒng)開(kāi)發(fā)板上三個(gè)LED等分別代表公路上紅黃綠三種顏色交通燈。
上傳時(shí)間： 2019-02-17
上傳用戶(hù)：Daisyism
資源簡(jiǎn)介：用狀態(tài)機(jī)設(shè)計(jì)A_D轉(zhuǎn)換器ADC0809的采樣控制電路.適合新手學(xué)習(xí)參考
上傳時(shí)間： 2022-04-26
上傳用戶(hù)：qdxqdxqdxqdx
