基于現(xiàn)場可編程門陣列的軟核處理器的SD卡讀寫設(shè)計(jì)底層讀寫
資源簡介:基于現(xiàn)場可編程門陣列的軟核處理器的SD卡讀寫設(shè)計(jì)底層讀寫
上傳時間: 2013-12-20
上傳用戶:R50974
資源簡介:本文主要討論了使用EDA工具設(shè)計(jì)漢字滾動顯示器的技術(shù)問題。文中首先描述了基于現(xiàn)場可編程門陣列(FPGA)的硬件電路;然后研究了在8×8LED發(fā)光二極管點(diǎn)陣上顯示滾動漢字的原理,并給出了基于ALTERA的參數(shù)化模型庫LPM描述其功能的VHDL語言程序設(shè)計(jì);最后對使用E...
上傳時間: 2016-06-08
上傳用戶:wmwai1314
資源簡介:設(shè)計(jì)了一基于現(xiàn)場可編程門陣列(FPGA)的低頻數(shù)字式相位測量儀。該測量儀包括數(shù)字式移相信號發(fā)生器和相位測量儀兩部分,分別完成移相信號的發(fā)生及其頻率、相位差的預(yù)置及數(shù)字顯示、發(fā)生信號的移相以及移相后信號相位差和頻率的測量與顯示幾個功能。其中數(shù)字式...
上傳時間: 2016-06-18
上傳用戶:zhliu007
資源簡介:基于現(xiàn)場可編程門陣列技術(shù)的混沌數(shù)字通信系統(tǒng)——設(shè)計(jì)與實(shí)現(xiàn)
上傳時間: 2013-11-29
上傳用戶:ayfeixiao
資源簡介:設(shè)計(jì)了一個基于現(xiàn)場可編程門陣列(FPGA)和AT89S51單片機(jī)相結(jié)合的低頻數(shù)字相位測量儀
上傳時間: 2014-12-01
上傳用戶:Avoid98
資源簡介:針對主控制板上存儲器(SRAM) 存儲的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動態(tài)RAM) 作為主存儲器的LED 顯示系統(tǒng)的研究。在實(shí)驗(yàn)中,使用了現(xiàn)場可編程門陣列( FPGA) 來實(shí)現(xiàn)各模塊的邏輯功能。最終實(shí)現(xiàn)了對L ED 顯示屏的控制,并且一塊主控制板最大...
上傳時間: 2013-12-18
上傳用戶:c12228
資源簡介:介紹了被動雷達(dá)探測系統(tǒng)測向方法,提出了被動測向系統(tǒng)信號處理器的設(shè)計(jì)方法. 采用DSP(數(shù)字 信號處理器) + FPGA(現(xiàn)場可編程門陣列) 結(jié)構(gòu),使得系統(tǒng)的處理速度大大提高,而且集成度高、可靠性好、使 用靈活,具有很強(qiáng)的應(yīng)用價(jià)值和參考價(jià)值.
上傳時間: 2013-12-23
上傳用戶:as275944189
資源簡介:以兩片由TI 公司生產(chǎn)的數(shù)字信號處理器TMS320C6203B 為核心,用可編程邏輯陣列CPLD 進(jìn)行邏輯控 制,采用現(xiàn)場可編程門陣列FPGA 作圖像的預(yù)處理和進(jìn)行雙數(shù)字信號處理器(DSP) 之間的通訊,實(shí)現(xiàn)了實(shí)時相關(guān)的圖像 處理。此系統(tǒng)實(shí)時性好,可直接利用數(shù)字圖像的灰度特征...
上傳時間: 2016-05-11
上傳用戶:kytqcool
資源簡介::針對現(xiàn)場可編程門陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時給 出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片 設(shè)計(jì)一個多通道圖像信號處理系統(tǒng)。
上傳時間: 2014-01-23
上傳用戶:tianjinfan
資源簡介:基于nios軟核處理器的FPGA嵌入式片上系統(tǒng)中的mp3算法
上傳時間: 2013-12-01
上傳用戶:shanml
資源簡介:這個源碼是用altera公司的開發(fā)工具NIOS II IDE開發(fā)的基于軟核處理器的AD、DA控制程序,通過spi 核控制AD、DA的時序,實(shí)現(xiàn)正弦波發(fā)送和接收
上傳時間: 2015-09-11
上傳用戶:上善若水
資源簡介:基于NIOS 軟核處理器的uClinux的移植
上傳時間: 2014-08-28
上傳用戶:iswlkje
資源簡介:基于Altera fpga 的軟核 nios2的串口調(diào)試代碼
上傳時間: 2014-01-03
上傳用戶:hoperingcong
資源簡介:基于Nios_II軟核處理器的通信信號源SOPC設(shè)計(jì),很有用的資料.
上傳時間: 2017-05-23
上傳用戶:a3318966
資源簡介:基于現(xiàn)場可編程(FPGA)技術(shù)和硬件描述語言
上傳時間: 2017-09-10
上傳用戶:1583060504
資源簡介:FM7K325T高性能現(xiàn)場可編程門陣列_技術(shù)手冊國產(chǎn)FPGA技術(shù)規(guī)格書
上傳時間: 2022-04-22
上傳用戶:
資源簡介:JXCLX25 型 現(xiàn)場可編程門陣列電路 軍用產(chǎn)品說明書
上傳時間: 2022-07-04
上傳用戶:
資源簡介:USB(UniversalSerialBus,通用串行總線)是當(dāng)今消費(fèi)電子產(chǎn)品和儀器設(shè)備中應(yīng)用最廣的接口協(xié)議之一,然而目前國內(nèi)的USB芯片只有極少數(shù)幾款,產(chǎn)品研究善處于起步階段,絕大部分產(chǎn)品主要由國外的IC設(shè)計(jì)芯片廠商如Cypress、NEC等一些國際著名公司提供。因而,如果能...
上傳時間: 2013-07-18
上傳用戶:JasonC
資源簡介:現(xiàn)場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它結(jié)合了微電子技術(shù)、電路技術(shù)和EDA(Electronics Design Automation)技術(shù)。隨著它的廣泛應(yīng)用和快速發(fā)展,使設(shè)計(jì)電路的規(guī)模和集成度不斷提高,同時也帶來了電子系統(tǒng)設(shè)計(jì)方法和設(shè)...
上傳時間: 2013-04-24
上傳用戶:科學(xué)怪人
資源簡介:??? NiosII軟核處理器是Altera公司開發(fā),基于FPGA操作平臺使用的一款高速處理器,為了適應(yīng)高速運(yùn)動圖像采集,提出了一種基于NiosII軟核處理的步進(jìn)電機(jī)接口設(shè)計(jì),使用verilog HDL語言完成該接口設(shè)計(jì),最后通過QuartusII軟件,給出了實(shí)驗(yàn)仿真結(jié)果。
上傳時間: 2014-12-28
上傳用戶:jiwy
資源簡介:基于現(xiàn)場可編程門陣列(FPGA),設(shè)計(jì)了采用RS485標(biāo)準(zhǔn)的數(shù)據(jù)通信協(xié)議。其中,高速信號接收,采用同步485通信協(xié)議,高速接口包括時鐘和數(shù)據(jù)兩個信號,時鐘速率3.6864 MHz,利用同步時鐘上升沿檢測數(shù)據(jù)。低速信號接收采用異步485通信協(xié)議,波特率115.2 kbps,每...
上傳時間: 2013-10-10
上傳用戶:笨小孩
資源簡介:??? NiosII軟核處理器是Altera公司開發(fā),基于FPGA操作平臺使用的一款高速處理器,為了適應(yīng)高速運(yùn)動圖像采集,提出了一種基于NiosII軟核處理的步進(jìn)電機(jī)接口設(shè)計(jì),使用verilog HDL語言完成該接口設(shè)計(jì),最后通過QuartusII軟件,給出了實(shí)驗(yàn)仿真結(jié)果。
上傳時間: 2015-01-02
上傳用戶:妄想演繹師
資源簡介:現(xiàn)場可編程邏輯門陣列(FPGA)具有開發(fā)周期短、成本小、風(fēng)險(xiǎn)低和現(xiàn)場可靈活配置等優(yōu)點(diǎn),可以在更短的時間實(shí)現(xiàn)更復(fù)雜的功能,使得基于FPGA的開發(fā)平臺的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問題.基于FPGA的高集成度、高可靠性,可將整個設(shè)計(jì)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)...
上傳時間: 2013-04-24
上傳用戶:龍飛艇
資源簡介:本文介紹了基于SRAM 查找表的現(xiàn)場可重配置FPGA 的結(jié)構(gòu)和原理,及其配置方法,通過對多種配置方法的比較,提出了由單片機(jī)和EPROM 存儲器組成的串行配置方式。這種方式結(jié)構(gòu)簡單,設(shè)計(jì)保密性好,易于升級,降低設(shè)計(jì)成本。在大規(guī)模可編程邏輯器件出現(xiàn)以前,把器件...
上傳時間: 2013-10-29
上傳用戶:born2007
資源簡介:隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中....
上傳時間: 2013-06-08
上傳用戶:asddsd
資源簡介:2006altera大賽-基于軟核Nios的寬譜正弦信號發(fā)生器設(shè)計(jì):摘要:本設(shè)計(jì)運(yùn)用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 ALTERA公司的 Cyclone 系列 FPGA 為數(shù)字平臺,將微處理器、總線、數(shù)字頻率合成器、存儲器和 I/O 接口等硬件設(shè)備集中在一片 FPGA 上...
上傳時間: 2015-09-02
上傳用戶:coeus
資源簡介:利用超高速硬件描述語言(VHDL)在現(xiàn)場可編程邏輯門陣列(FPGA)上編程實(shí)現(xiàn)的純數(shù)字式等精度頻率計(jì),不但具有較高的測量精度,而且其測量精度不會隨著被測信號頻率的降低而下降。為了實(shí)現(xiàn)對任意信號進(jìn)行頻率測量,在前端輸入加整形電路即可。
上傳時間: 2013-12-06
上傳用戶:it男一枚
資源簡介:本課題是在課題組已實(shí)現(xiàn)的高速串行通信平臺的基礎(chǔ)上,進(jìn)一步引伸,設(shè)計(jì)開源的PCI軟核通信模塊替代Xilinx公司提供的LogiCORE PCI核,力求在從模式下,做到占用資源更少,傳輸速度更快,也為以后實(shí)現(xiàn)更完整的功能提供平臺。 本文以此為背景,基于FPGA平臺,搭建...
上傳時間: 2013-04-24
上傳用戶:sc965382896
資源簡介:隨著計(jì)算機(jī)和自動化測量技術(shù)的日益發(fā)展,測量儀器和計(jì)算機(jī)的關(guān)系日益密切。計(jì)算機(jī)的很多成果很快就應(yīng)用到測量和儀器領(lǐng)域,與計(jì)算機(jī)相結(jié)合已經(jīng)成為測量儀器和自動測試系統(tǒng)發(fā)展的必然趨勢。高度集成的現(xiàn)場可編程門陣列(FPGA)是超大規(guī)模集成電路和計(jì)算機(jī)輔助設(shè)...
上傳時間: 2013-05-23
上傳用戶:晴天666
資源簡介:DFT(離散傅立葉變換)作為將信號從時域轉(zhuǎn)換到頻域的基本運(yùn)算,在各種數(shù)字信號處理中起著核心作用
上傳時間: 2013-08-04
上傳用戶:wangdean1101