相 關 資 源

• 鎖相環在通信中使用非常普遍免費下載

  資源簡介：鎖相環在通信中使用非常普遍，此代碼用matlab編寫，經過測試通過，鎖相環仿真（源程序與仿真結果）

  標簽： 鎖相環 通信

  上傳時間： 2015-12-27

  上傳用戶：yzy6007

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), 數字鎖相技術在通信領域應用非常廣泛，本例用VHDL描述了一個鎖相環作為參考，源碼已經調試過。編譯器synplicty.Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致,...

  標簽： PLL 數字鎖相環 接收 數字

  上傳時間： 2013-12-31

  上傳用戶：hphh

• 鎖相環在頻率調制與解調電路中的應用免費下載

  資源簡介：鎖相環在頻率調制與解調電路中的應用，打開后是pdf格式

  標簽： 鎖相環 調制與解調 電路 中的應用

  上傳時間： 2017-02-02

  上傳用戶：wendy15

• 小數分頻技術解決了鎖相環頻率合成器中的頻率分辨率和轉換時間的矛盾, 但是卻引入了嚴重的相位噪聲, 傳統的相位補償方法由于對Aö D 等數字器件的要求很高并具有滯后性實現難度較大。$2 調制器免費下載

  資源簡介：小數分頻技術解決了鎖相環頻率合成器中的頻率分辨率和轉換時間的矛盾, 但是卻引入了嚴重的相位噪聲, 傳統的相位補償方法由于對A&ouml D 等數字器件的要求很高并具有滯后性實現難度較大。$2 調制器對噪聲具有整形的功 能, 因而將多階的$2 調制器用于小數分頻...

  標簽： ouml 小數分頻 鎖相環 轉換

  上傳時間： 2017-01-04

  上傳用戶：498732662

• OFDM技術在通信中使用的相當廣泛免費下載

  資源簡介：OFDM技術在通信中使用的相當廣泛，在此介紹了通信信道估計與同步技術研究。

  標簽： OFDM 通信

  上傳時間： 2016-05-25

  上傳用戶：410805624

• 鎖相環的仿真以及含有文本免費下載

  資源簡介：鎖相環的仿真以及含有文本，希望能有幫助。鎖相環對通信中還是很重要的

  標簽： 鎖相環 仿真

  上傳時間： 2016-08-31

  上傳用戶：alan-ee

• 基于LabVIEW FPGA的三相鎖相環設計與實現免費下載

  資源簡介：基于LabVIEWFPGA的三相鎖相環設計與實現摘要：針對傳統 ＦＰＧＡ 模式開發的鎖相環在實時人機交互方面的不足，設 計 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技術的三相鎖相環；方 案 以 ｓｂＲＩＯ－９６３１模塊為硬件平臺，利用 ＬａｂＶＩＥＷ 編程控制 ＦＰ...

  標簽： labview fpga

  上傳時間： 2022-02-18

  上傳用戶：XuVshu

• 分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL免費下載

  資源簡介：分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先...

  標簽： altera FPGA PLL 分頻器

  上傳時間： 2016-06-14

  上傳用戶：wpwpwlxwlx

• 使用virlog語言編寫的一個 鎖相環的程序。可直接在cpld中應用。免費下載

  資源簡介：使用virlog語言編寫的一個 鎖相環的程序。可直接在cpld中應用。

  標簽： virlog cpld 語言 編寫

  上傳時間： 2013-12-24

  上傳用戶：GHF

• 針對高頻感應加熱電源中用傳統的模擬鎖相環跟蹤頻率所存在的問題,提出一種非常適合于高頻感應加熱的 新型的數字鎖相環。使用FPGA 內底層嵌入功能單元中的數字鎖相環74HCT297 ,并添加少量的數字電免費下載

  資源簡介：針對高頻感應加熱電源中用傳統的模擬鎖相環跟蹤頻率所存在的問題,提出一種非常適合于高頻感應加熱的 新型的數字鎖相環。使用FPGA 內底層嵌入功能單元中的數字鎖相環74HCT297 ,并添加少量的數字電路來實現。最后利 用仿真波形驗證該設計的合理性和有效性。整...

  標簽： FPGA 297 HCT 高頻感應

  上傳時間： 2014-01-11

  上傳用戶：AbuGe

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上；頂層文件是PLL.GDF

  標簽： 數據 Q5 PLL 輸入

  上傳時間： 2014-06-09

  上傳用戶：daguda

• 智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信免費下載

  資源簡介：智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信

  標簽： VHDL CPLD 全數字 串行通信

  上傳時間： 2014-01-08

  上傳用戶：weiwolkt

• 數字鎖相環(DPLL)技術在數字通信、無線電電子學等眾多領域得到了極為廣泛的應用。與傳統的模擬電路實現的PLL相比免費下載

  資源簡介：數字鎖相環(DPLL)技術在數字通信、無線電電子學等眾多領域得到了極為廣泛的應用。與傳統的模擬電路實現的PLL相比，DPLL具有精度高、不受溫度和電壓影響、環路帶寬和中心頻率編程可調、易于構建高階鎖相環等優點。

  標簽： DPLL PLL 數字鎖相環 數字通信

  上傳時間： 2013-12-18

  上傳用戶：libenshu01

• 小波變換在感應加熱電源鎖相環中的應用研究免費下載

  資源簡介：小波變換在感應加熱電源鎖相環中的應用研究

  標簽： 小波變換 中的應用 感應加熱電源 鎖相環

  上傳時間： 2013-12-19

  上傳用戶：sclyutian

• 基于DSP28335的軟件鎖相環及其在PWM整流器中的應用免費下載

  資源簡介：該文檔為基于DSP28335的軟件鎖相環及其在PWM整流器中的應用概述文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： dsp28335 pwm 整流器

  上傳時間： 2022-01-06

  上傳用戶：

• FPGA內全數字延時鎖相環的設計.rar免費下載

  資源簡介：現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越...

  標簽： FPGA 全數字 延時

  上傳時間： 2013-06-10

  上傳用戶：yd19890720

• FPGA內嵌200MHz低噪聲鎖相環時鐘發生器免費下載

  資源簡介：FPGA器件在通信、消費類電子等領域應用越來越廣泛，隨著FPGA規模的增大、功能的加強對時鐘的要求也越來越高。在FPGA中嵌入時鐘發生器對解決該問題是一個不錯的選擇。本論文首先，描述并分析了電荷泵鎖相環時鐘發生器的體系結構、組成單元及各單元的非理想特性...

  標簽： FPGA 200 MHz 內嵌

  上傳時間： 2013-04-24

  上傳用戶：變形金剛

• 應用于十萬門FPGA的全數字鎖相環設計免費下載

  資源簡介：在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時...

  標簽： FPGA 應用于 全數字 鎖相環

  上傳時間： 2013-07-06

  上傳用戶：LouieWu

• 基于FPGA的全數字鎖相環的設計免費下載

  資源簡介：隨著現代集成電路技術的發展，鎖相環已經成為集成電路設計中非常重要的一個部分，所以對鎖相環的研究具有積極的現實意義。然而傳統的鎖相環大多是數模混合電路，在工藝上與系統芯片中的數字電路存在兼容問題。因此設計一...

  標簽： FPGA 全數字 鎖相環

  上傳時間： 2013-06-09

  上傳用戶：mosliu

• 高頻感應加熱電源中用傳統的模擬鎖相環跟蹤頻率所存在的問題免費下載

  資源簡介：針對高頻感應加熱電源中用傳統的模擬鎖相環跟蹤頻率所存在的問題,提出一種非常適合于高頻感應加熱的\r\n新型的數字鎖相環。使用FPGA 內底層嵌入功能單元中的數字鎖相環74HCT297 ,并添加少量的數字電路來實現。最后利\r\n用仿真波形驗證該設計的合理性和有效性...

  標簽： 高頻感應 加熱電源 模擬鎖相環 頻率

  上傳時間： 2013-08-22

  上傳用戶：nairui21

• PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定免費下載

  資源簡介：PLL是數字鎖相環設計源程序, 其中, Fi是輸入頻率(接收數據), Fo(Q5)是本地輸出頻率. 目的是從輸入數據中提取時鐘信號(Q5), 其頻率與數據速率一致, 時鐘上升沿鎖定在數據的上升和下降沿上； 頂層文件是PLL.GDF

  標簽： Q5 數據 PLL 輸入

  上傳時間： 2017-07-24

  上傳用戶：璇珠官人

• 鎖相環集成電路CD4046機器在自動化儀表中的應用免費下載

  資源簡介：鎖相環集成電路CD4046機器在自動化儀表等場合的一些典型應用。

  標簽： 4046 CD 鎖相環 機器 中的應用 自動化儀表 集成電路

  上傳時間： 2016-07-12

  上傳用戶：再見大盤雞

• 關于數字鎖相環的使用免費下載

  資源簡介：關于數字鎖相環的使用，結合FM,AM的使用來說明

  標簽： 數字鎖相環

  上傳時間： 2013-12-29

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 使用VHDL實現鎖相環,是個學習VHDL的好例子,與眾分享免費下載

  資源簡介：使用VHDL實現鎖相環,是個學習VHDL的好例子,與眾分享

  標簽： VHDL 鎖相環 分

  上傳時間： 2015-07-15

  上傳用戶：wab1981

• 為了測量 DVD的Jitter ,需要知道刻錄時鐘。針對 DVD 特殊的數據格式 NRZI,提出一個專用的時鐘恢復系 統 ,用于從讀出的 RF信號中恢復寫時鐘。這個系統采用基于鎖相環的雙環結構。介紹免費下載

  資源簡介：為了測量 DVD的Jitter ,需要知道刻錄時鐘。針對 DVD 特殊的數據格式 NRZI,提出一個專用的時鐘恢復系 統 ,用于從讀出的 RF信號中恢復寫時鐘。這個系統采用基于鎖相環的雙環結構。介紹系統結構、各個模塊的構成原理、數 學模型 ,并結合 Simulink 給出仿真結果...

  標簽： DVD Jitter NRZI 時鐘

  上傳時間： 2015-10-13

  上傳用戶：1079836864

• 介紹了如何使用數字鎖相環,如何用VHDL實現數字鎖相環免費下載

  資源簡介：介紹了如何使用數字鎖相環,如何用VHDL實現數字鎖相環

  標簽： VHDL 數字鎖相環 如何使用

  上傳時間： 2013-12-29

  上傳用戶：huql11633

• 在QuartusII中使用AHDL語言編寫一個RS232串行數據通信接口免費下載

  資源簡介：在QuartusII中使用AHDL語言編寫一個RS232串行數據通信接口，要求設計輸入輸出端口，要求能提供的接收端口正確地接收。其中1bit作為start位，8bit作為數據，1bit作為end位。

  標簽： QuartusII AHDL 232 RS

  上傳時間： 2013-12-19

  上傳用戶：huyiming139

• 幾個鎖相環仿真程序－通信技術－不記得哪來的啦。希望有用……。免費下載

  資源簡介：幾個鎖相環仿真程序－通信技術－不記得哪來的啦。希望有用……。

  標簽： 鎖相環 仿真程序 通信技術

  上傳時間： 2014-01-01

  上傳用戶：zsjinju

• 通信領域－－鎖相環原理－適合仿真學習…………。免費下載

  資源簡介：通信領域－－鎖相環原理－適合仿真學習…………。

  標簽： 通信領域 仿真 鎖相環

  上傳時間： 2014-01-03

  上傳用戶：zhyiroy

• 關于在FPGA或CPLD鎖相環PLL原理與應用,介紹用FPGA的分頻技術.免費下載

  資源簡介：關于在FPGA或CPLD鎖相環PLL原理與應用,介紹用FPGA的分頻技術.

  標簽： FPGA CPLD PLL 鎖相環

  上傳時間： 2016-05-12

  上傳用戶：edisonfather