關(guān)于fpga硬件語言的任意分頻算法,對編程很有幫助
資源簡介:關(guān)于fpga硬件語言的任意分頻算法,對編程很有幫助
上傳時間: 2014-01-12
上傳用戶:sz_hjbf
資源簡介:fpga上實(shí)現(xiàn)的最小是0.5分頻的任意分頻器
上傳時間: 2017-03-24
上傳用戶:417313137
資源簡介:自己編寫的任意分頻VHDL程序,程序簡單,以供大家分享!
上傳時間: 2015-10-05
上傳用戶:xjz632
資源簡介:能夠?qū)崿F(xiàn)0~99的任意分頻,并實(shí)現(xiàn)輸出頻率50%的占空比
上傳時間: 2016-05-09
上傳用戶:helmos
資源簡介:用以實(shí)現(xiàn)信號的任意分頻,用于信號的精確分頻
上傳時間: 2016-05-31
上傳用戶:小眼睛LSL
資源簡介:用VHDL硬件描述語言實(shí)現(xiàn)的良好運(yùn)行的三分頻電路
上傳時間: 2014-06-29
上傳用戶:龍飛艇
資源簡介:用Verilog實(shí)現(xiàn)基于fpga的通用分頻器
上傳時間: 2013-08-30
上傳用戶:xingyuewubian
資源簡介:Verilog_實(shí)現(xiàn)任意占空比、任意分頻的方法
上傳時間: 2013-11-07
上傳用戶:JasonC
資源簡介:用VerilogHDL實(shí)現(xiàn)基于fpga的通用分頻器的設(shè)計
上傳時間: 2013-10-28
上傳用戶:xiaoxiang
資源簡介:基于fpga的小數(shù)分頻實(shí)現(xiàn)方法
上傳時間: 2013-10-11
上傳用戶:jiangxiansheng
資源簡介:采用C語言來編輯分頻 測控 計數(shù)和儲存。和硬件相匹配,用單片機(jī)來實(shí)現(xiàn)的FM調(diào)制器
上傳時間: 2015-06-14
上傳用戶:ddddddos
資源簡介:本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實(shí)現(xiàn)50%的奇數(shù)分頻。利用VHDL語言編程,并用QUARTERS||4.0進(jìn)行仿真,用 fpga 芯片實(shí)現(xiàn)。 關(guān)鍵詞:半整數(shù),可控分頻器,VHDL, fpga
上傳時間: 2015-11-27
上傳用戶:tyler
資源簡介:利用VHDL語言描述的5分頻器(改變程序中m1,m2值,可作為任意奇數(shù)分頻器)
上傳時間: 2013-12-23
上傳用戶:稀世之寶039
資源簡介:一個好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對任意整數(shù)的分頻電路設(shè)計
上傳時間: 2013-09-01
上傳用戶:909000580
資源簡介:Verilog_實(shí)現(xiàn)任意占空比、任意分頻的方法
上傳時間: 2013-11-20
上傳用戶:ccxzzhm
資源簡介:用VerilogHDL實(shí)現(xiàn)基于fpga的通用分頻器的設(shè)計
上傳時間: 2015-01-02
上傳用戶:oooool
資源簡介:基于fpga的小數(shù)分頻實(shí)現(xiàn)方法
上傳時間: 2013-11-05
上傳用戶:feifei0302
資源簡介:Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產(chǎn)生。
上傳時間: 2015-07-18
上傳用戶:yulg
資源簡介:vhdl語言寫的基數(shù)分頻器,多平臺,通過MODESIM仿真
上傳時間: 2015-07-20
上傳用戶:541657925
資源簡介:基于VHDL語言描述的一個分頻器,根據(jù)端口值,可作為四分頻,八分頻等分頻器使用。
上傳時間: 2013-12-31
上傳用戶:集美慧
資源簡介:用Verilog實(shí)現(xiàn)基于fpga的通用分頻器
上傳時間: 2015-08-20
上傳用戶:songrui
資源簡介:一個好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對任意整數(shù)的分頻電路設(shè)計
上傳時間: 2013-12-24
上傳用戶:熊少鋒
資源簡介:由VHDL 語言實(shí)現(xiàn)的數(shù)控分頻 利用的是QUARTUES環(huán)境已經(jīng)得到驗證
上傳時間: 2014-01-12
上傳用戶:teddysha
資源簡介:是關(guān)于硬件語言的書籍希望對大家有用!我覺得能幫助大家
上傳時間: 2014-12-04
上傳用戶:gundamwzc
資源簡介:對任意始終進(jìn)行精確的5分頻處理,而且沒有毛刺,效果很好.
上傳時間: 2013-12-22
上傳用戶:watch100
資源簡介:vhdl語言編寫的2分頻器代碼,簡單易懂
上傳時間: 2014-01-08
上傳用戶:lht618
資源簡介:任意分頻的vhdl實(shí)現(xiàn),若需要具體參數(shù),只需改變程序中的分頻參數(shù)即可實(shí)現(xiàn)。
上傳時間: 2016-05-14
上傳用戶:firstbyte
資源簡介:實(shí)用的任意時鐘分頻Verilog代碼 可以任意分頻的!
上傳時間: 2016-12-27
上傳用戶:watch100
資源簡介:可以產(chǎn)生任意分頻,任意占空比的程序,適合初學(xué)者
上傳時間: 2014-12-20
上傳用戶:plsee
資源簡介:該程序是用VHDL語言實(shí)現(xiàn)的時鐘分頻程序,可以把高頻時鐘信號分成低頻時鐘信號,便于實(shí)際應(yīng)用。
上傳時間: 2017-08-19
上傳用戶:wcl168881111111