DSP+Builder
資源簡(jiǎn)介：DSP+Builder
上傳時(shí)間： 2013-11-26
上傳用戶：問(wèn)題問(wèn)題
資源簡(jiǎn)介：DE2平臺(tái)應(yīng)用及DSP Builder技術(shù)
上傳時(shí)間： 2013-10-26
上傳用戶：非衣2016
資源簡(jiǎn)介：分析了MATLAB/Simulink 中DSP Builder 模塊庫(kù)在FPGA 設(shè)計(jì)中優(yōu)點(diǎn)，\\r\\n然后結(jié)合FSK 信號(hào)的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫(kù)建立FSK 信號(hào)發(fā)生器模\\r\\n型，以及對(duì)FSK 信號(hào)發(fā)生器模型進(jìn)行算法級(jí)仿真和生成VHDL 語(yǔ)言的方法，并在modelsim\\r\\n中對(duì)...
上傳時(shí)間： 2013-08-20
上傳用戶：herog3
資源簡(jiǎn)介：FPGA和DSP的設(shè)計(jì)可靠性及可維護(hù)性對(duì)比.pdf
上傳時(shí)間： 2013-08-28
上傳用戶：pei5
資源簡(jiǎn)介：針對(duì)使用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)存在的問(wèn)題，提出一種基于FPGA并采用DSP Builder作為設(shè)計(jì)工具的數(shù)字信號(hào)處理器設(shè)計(jì)方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ設(shè)計(jì)流程，設(shè)計(jì)了一個(gè)12階FIR 低通數(shù)字濾波器，通過(guò)Quartus 時(shí)序仿真及嵌入式邏輯分析儀Sign...
上傳時(shí)間： 2013-11-17
上傳用戶：lo25643
資源簡(jiǎn)介：基于DSP Builder數(shù)字信號(hào)處理器的FPGA設(shè)計(jì)
上傳時(shí)間： 2013-10-11
上傳用戶：zhuyibin
資源簡(jiǎn)介：FPGA和DSP的設(shè)計(jì)可靠性及可維護(hù)性對(duì)比.pdf
上傳時(shí)間： 2015-12-27
上傳用戶：hasan2015
資源簡(jiǎn)介： 介紹了一種基于大規(guī)模FPGA及高性能DSP芯片的機(jī)載雷達(dá)信號(hào)處理嵌入式系統(tǒng)的設(shè)計(jì)方案及設(shè)計(jì)實(shí)現(xiàn)。 采用標(biāo)準(zhǔn)的VME總線及基于FPGA內(nèi)嵌MGT的高速串行互連技術(shù),具有實(shí)時(shí)性強(qiáng)、集成度高以及軟硬件可編程易于系統(tǒng) 擴(kuò)展及重構(gòu)的特點(diǎn)。
上傳時(shí)間： 2016-05-11
上傳用戶：youmo81
資源簡(jiǎn)介：分析了MATLAB/Simulink 中DSP Builder 模塊庫(kù)在FPGA 設(shè)計(jì)中優(yōu)點(diǎn)， 然后結(jié)合FSK 信號(hào)的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫(kù)建立FSK 信號(hào)發(fā)生器模 型，以及對(duì)FSK 信號(hào)發(fā)生器模型進(jìn)行算法級(jí)仿真和生成VHDL 語(yǔ)言的方法，并在modelsim 中對(duì)FSK 信號(hào)發(fā)生...
上傳時(shí)間： 2013-11-29
上傳用戶：熊少鋒
資源簡(jiǎn)介：FPGA和DSP目標(biāo)程序的燒寫和啟動(dòng)的方法及設(shè)備
上傳時(shí)間： 2017-05-02
上傳用戶：lijian0714
資源簡(jiǎn)介：該文檔為簡(jiǎn)述FPGA和DSP的優(yōu)缺點(diǎn)及使用場(chǎng)合講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2022-01-25
上傳用戶：d1997wayne
資源簡(jiǎn)介：隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強(qiáng)大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長(zhǎng)，近來(lái)推出的FPGA都針對(duì)數(shù)字信號(hào)處理的特點(diǎn)做了特定設(shè)計(jì)，集成了存儲(chǔ)器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過(guò)使用各個(gè)公司提供的FPGA開(kāi)發(fā)軟件使...
上傳時(shí)間： 2013-07-16
上傳用戶：xiaowei314
資源簡(jiǎn)介：隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強(qiáng)大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長(zhǎng)，近來(lái)推出的FPGA都針對(duì)數(shù)字信號(hào)處理的特點(diǎn)做了特定設(shè)計(jì)，集成了存儲(chǔ)器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過(guò)使用各個(gè)公司提供的FPGA開(kāi)發(fā)軟件使...
上傳時(shí)間： 2013-07-22
上傳用戶：Divine
資源簡(jiǎn)介：通過(guò)EMIF連接FPGA與DSP的代碼
上傳時(shí)間： 2013-08-07
上傳用戶：a155166
資源簡(jiǎn)介：用FPGA設(shè)計(jì)DSP,2007年上海FPGA高級(jí)研修班清華博士賀光輝講義
上傳時(shí)間： 2013-08-13
上傳用戶：robter
資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)DSP 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼
上傳時(shí)間： 2013-08-22
上傳用戶：ukuk
資源簡(jiǎn)介：implemention of FPGA and DSP linking port, using Asynchronous mode
上傳時(shí)間： 2013-08-22
上傳用戶：fhjdliu
資源簡(jiǎn)介：用于FPGA向DSP傳送數(shù)據(jù)的接口，在硬件上實(shí)現(xiàn)需要FPGA的IO口與DSP的地址數(shù)據(jù)線互連
上傳時(shí)間： 2013-08-24
上傳用戶：hongmo
資源簡(jiǎn)介：學(xué)習(xí)FPGA/cpld的書籍，介紹quartus 2及DSP Builder的使用，
上傳時(shí)間： 2014-01-15
上傳用戶：helmos
資源簡(jiǎn)介：數(shù)字信息時(shí)代帶來(lái)了“信息大爆炸”，使數(shù)據(jù)量大增，而數(shù)字圖像數(shù)據(jù)更是如此，如果不對(duì)圖像數(shù)據(jù)進(jìn)行有效的壓縮，那么圖像信息的存儲(chǔ)與傳輸將無(wú)法進(jìn)行。顯然，尋求一種高效的圖像壓縮系統(tǒng)具有很大的現(xiàn)實(shí)意義。 本文基于大規(guī)模現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)和高速數(shù)...
上傳時(shí)間： 2013-06-11
上傳用戶：hjshhyy
資源簡(jiǎn)介：GSM是全球使用最為廣泛的一種無(wú)線通信標(biāo)準(zhǔn)，不僅在民用領(lǐng)域，也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無(wú)線信道具有瑞利衰落和延時(shí)效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號(hào)疊加有各種誤差因素的影響。GSM接收機(jī)的實(shí)...
上傳時(shí)間： 2013-07-01
上傳用戶：sh19831212
資源簡(jiǎn)介：隨著交通工具的迅猛發(fā)展，智能交通系統(tǒng)(Intelligent TransportationSystems，簡(jiǎn)稱ITS)在交通管理中受到廣泛的關(guān)注。而在ITS中，車牌識(shí)別(LicensePlate Recognition，簡(jiǎn)稱LPR)是其核心技術(shù)。車牌識(shí)別系統(tǒng)主要由數(shù)據(jù)采集和車牌識(shí)別算法兩個(gè)部分組成。由于車牌清...
上傳時(shí)間： 2013-04-24
上傳用戶：yangbo69
資源簡(jiǎn)介：該論文介紹二次雷達(dá)的基本概念、發(fā)展歷史、工作流程和運(yùn)作機(jī)理以及單脈沖二次雷達(dá)的系統(tǒng)原理,并且對(duì)傳統(tǒng)的單脈沖二次雷達(dá)應(yīng)答信號(hào)處理器的硬件結(jié)構(gòu)進(jìn)行改進(jìn),提出一種全新的應(yīng)答處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件結(jié)構(gòu)的特點(diǎn)是結(jié)構(gòu)靈活,有較強(qiáng)的通...
上傳時(shí)間： 2013-04-24
上傳用戶：gokk
資源簡(jiǎn)介：基于FPGA和DSP的中頻信號(hào)檢測(cè)系統(tǒng)的研究與設(shè)計(jì)
上傳時(shí)間： 2013-06-17
上傳用戶：qiuqing
資源簡(jiǎn)介：·《DSP集成開(kāi)發(fā)環(huán)境－CCS及DSP/BIOS的原理與應(yīng)用》目錄名???????? 對(duì)應(yīng)的例子volume1?????? §2.1小節(jié)中有關(guān)CCS的基本操作的例子maxminmath??? §2.2小節(jié)中有關(guān)工程的高級(jí)管理的例子d
上傳時(shí)間： 2013-04-24
上傳用戶：tyler
資源簡(jiǎn)介：·《DSP集成開(kāi)發(fā)環(huán)境：CCS及DSP/BIOS的原理與應(yīng)用》--源程序---書中例題源程序 目錄名???????? 對(duì)應(yīng)的例子volume1?????? §2.1小節(jié)中有關(guān)CCS的基本操作的例子maxminmath??? §2.2
上傳時(shí)間： 2013-04-24
上傳用戶：dianxin61
資源簡(jiǎn)介：一組開(kāi)發(fā)基于XILINX FPGA開(kāi)發(fā)DSP算法的應(yīng)用資料，具有實(shí)用性，可操作性。（1）
上傳時(shí)間： 2013-11-27
上傳用戶：qoovoop
資源簡(jiǎn)介：一組開(kāi)發(fā)基于XILINX FPGA開(kāi)發(fā)DSP算法的應(yīng)用資料，具有實(shí)用性，可操作性。（2）
上傳時(shí)間： 2015-05-28
上傳用戶：jiahao131
資源簡(jiǎn)介：一組開(kāi)發(fā)基于XILINX FPGA開(kāi)發(fā)DSP算法的應(yīng)用資料，具有實(shí)用性，可操作性。（3）
上傳時(shí)間： 2013-12-08
上傳用戶：鳳臨西北
資源簡(jiǎn)介：一組開(kāi)發(fā)基于XILINX FPGA開(kāi)發(fā)DSP算法的應(yīng)用資料，具有實(shí)用性，可操作性。（4）
上傳時(shí)間： 2015-05-28
上傳用戶：changeboy
