亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 夏宇聞數字邏輯設計

夏宇聞數字邏輯設計

  • 資源大小:2957 K
  • 上傳時間: 2015-10-22
  • 上傳用戶:fourleaf
  • 資源積分:2 下載積分
  • 標      簽: 夏宇聞 verilog 邏輯設計

資 源 簡 介

國內最早推廣VERILOG設計方法,有豐富工程實踐經驗,曾獲得包括國家發明二等獎在內的多項國家級獎勵,是業界公認的大師。 夏宇聞老師為VERILOG設計方法在中國的推廣和應用做了大量工作,曾編寫和翻譯的著作有《Verilog 數字系統設計教程》、《Verilog HDL 數字設計與綜合》、《SystemVerilog 驗證方法學》和《數字邏輯基礎與Verilog設計》等,為VERILOG設計方法在中國的推廣和發展作出了卓越的貢獻。夏老師嚴謹負責,離休后仍貢獻余熱,擔任北京至芯FPGA培訓中心顧問。

相 關 資 源

主站蜘蛛池模板: 白玉县| 南京市| 鹤山市| 工布江达县| 平潭县| 城固县| 乐昌市| 五峰| 阳春市| 江孜县| 德州市| 营山县| 霍林郭勒市| 台南市| 鄂伦春自治旗| 扶余县| 陈巴尔虎旗| 焉耆| 海林市| 股票| 天祝| 河池市| 额敏县| 崇左市| 五寨县| 霸州市| 富顺县| 翁牛特旗| 新干县| 兴宁市| 巫山县| 宁国市| 正蓝旗| 博客| 罗源县| 江门市| 阿鲁科尔沁旗| 札达县| 邵阳县| 饶河县| 韩城市|