亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 夏宇聞數字邏輯設計

夏宇聞數字邏輯設計

  • 資源大小:2957 K
  • 上傳時間: 2015-10-22
  • 上傳用戶:fourleaf
  • 資源積分:2 下載積分
  • 標      簽: 夏宇聞 verilog 邏輯設計

資 源 簡 介

國內最早推廣VERILOG設計方法,有豐富工程實踐經驗,曾獲得包括國家發明二等獎在內的多項國家級獎勵,是業界公認的大師。 夏宇聞老師為VERILOG設計方法在中國的推廣和應用做了大量工作,曾編寫和翻譯的著作有《Verilog 數字系統設計教程》、《Verilog HDL 數字設計與綜合》、《SystemVerilog 驗證方法學》和《數字邏輯基礎與Verilog設計》等,為VERILOG設計方法在中國的推廣和發展作出了卓越的貢獻。夏老師嚴謹負責,離休后仍貢獻余熱,擔任北京至芯FPGA培訓中心顧問。

相 關 資 源

主站蜘蛛池模板: 昆山市| 梓潼县| 政和县| 镇原县| 大厂| 鹿邑县| 固安县| 中卫市| 麻江县| 涡阳县| 聂荣县| 枣庄市| 哈巴河县| 正蓝旗| 广灵县| 资溪县| 达日县| 宾川县| 峨眉山市| 霍林郭勒市| 恭城| 疏附县| 海口市| 衡阳市| 松滋市| 兴安盟| 长春市| 房山区| 和田市| 鸡东县| 绥宁县| 二连浩特市| 绥德县| 彭阳县| 宣恩县| 平南县| 中超| 和田县| 独山县| 合作市| 海兴县|