DW8051 高速8051 IP Core, 本人測試過完全100％ 正常.
上傳時間： 2013-11-28
上傳用戶：mhp0114
設(shè)計(jì)高速電路必須考慮高速訊 號所引發(fā)的電磁干擾、阻抗匹配及串音等效應(yīng)，所以訊號完整性 (signal integrity)將是考量設(shè)計(jì)電路優(yōu)劣的一項(xiàng)重要指標(biāo)，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應(yīng)，才比較可能獲得高品質(zhì)且可靠的設(shè)計(jì)， 因此熟悉軟體的使用也將是重要的研究項(xiàng)目之一。另外了解高速訊號所引發(fā)之 各種效應(yīng)(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設(shè)計(jì)的重點(diǎn)之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進(jìn)修學(xué)習(xí)，否則無法全盤了解儀器之功能，因而無法有效發(fā)揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規(guī)範(fàn)也必須熟悉，像眼圖分析，探針 效應(yīng)，抖動(jitter)測量規(guī)範(fàn)及高速串列介面量測規(guī)範(fàn)等實(shí)務(wù)技術(shù)，必須充分 了解研究學(xué)習(xí)，進(jìn)而才可設(shè)計(jì)出優(yōu)良之教學(xué)教材及教具。
標(biāo)簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
關(guān)鍵詞 TJA1042、高速、低功耗、CAN 收發(fā)器摘 要TJA1042 是一款高速CAN 收發(fā)器，是CAN 控制器和物理總線之間的接口，為CAN 控制器提供差動發(fā)送和接收功能
標(biāo)簽： 1042 TJA CAN 收發(fā)器
上傳時間： 2013-11-18
上傳用戶：18752787361
本文介紹了一種由低次級聯(lián)形式構(gòu)成的W波段寬帶六倍頻器。輸入信號先經(jīng)過MMIC得到二倍頻，再由反向并聯(lián)二極管對平衡結(jié)構(gòu)實(shí)現(xiàn)寬帶三倍頻，從而將Ku波段信號六倍頻到W波段。該倍頻器的輸入端口為玻璃絕緣子同軸轉(zhuǎn)換接頭，輸出為 WR-10 標(biāo)準(zhǔn)矩形波導(dǎo)結(jié)構(gòu)。仿真結(jié)果表明當(dāng)輸入信號功率為20dBm時，三倍頻器在整個W波段的輸出三次諧波功率為4.5dBm左右，變頻損耗小于17dB。該設(shè)計(jì)可以降低毫米波設(shè)備的主振頻率，擴(kuò)展已有微波信號源的工作頻段。
上傳時間： 2013-11-16
上傳用戶：qingzhuhu
執(zhí)行步驟1: 執(zhí)行EX1126程式進(jìn)入學(xué)生考試系統(tǒng) 權(quán)限描述: 使用者查詢:於”姓名”中輸入”Arno”,於”學(xué)號”中輸入”good”,再按下”使用者查詢” 即可查詢. 修改使用者:於”姓名”中輸入”GUEST”,於”學(xué)號”中輸入”0000”,再按下” 修改使用者即可修改: 功能描述: 使用者開始考試,於”姓名”中輸入自己的姓名,於”學(xué)號”中輸入學(xué)號,再按下” 考試去”即可: 開始考試,同時系統(tǒng)紀(jì)錄考生狀態(tài)為”1”. 使用者考試,完成後按下”結(jié)算成績”,同時系統(tǒng)顯示紀(jì)錄考生該科分?jǐn)?shù),同時清除考生登入狀態(tài),使其無法重覆考試,老師並可查詢考生成績.
上傳時間： 2016-07-31
上傳用戶：chens000
本論文依據(jù)IEEE802.16a物理層對RS-CC碼的參數(shù)要求，研究了RS-CC碼的高速編、譯碼的VLSI硬件算法，同時對FPGA開發(fā)技術(shù)進(jìn)行了研究，以VerilogHDL為描述語言，在Xilinx公司的FPGA上實(shí)現(xiàn)了高速的RS-CC編、譯碼器。RS譯碼器中，錯誤位置多項(xiàng)式和錯誤值多項(xiàng)式的求解采用無求逆單元，并具有規(guī)則數(shù)據(jù)流、易于VLSI實(shí)現(xiàn)的改進(jìn)的歐幾里德算法(MEA)；CC譯碼器由采用模歸一化路徑度量的全并行的“加比選(ACS)”模塊和具有脈動陣列結(jié)構(gòu)的幸存路徑回溯模塊組成。 在實(shí)現(xiàn)RS-CC譯碼器的過程中，分別從算法上和根據(jù)FPGA的結(jié)構(gòu)特點(diǎn)上，對譯碼器做了一些優(yōu)化工作，降低了硬件資源占有率和提高了譯碼速度。 此外，還搭建了以Xilinx公司40萬等效門的FPGASpartan-Ⅲ400-4PQ208為主體，以Cypress公司的USB2.0芯片CY7C68013為高速數(shù)據(jù)接口的硬件試驗(yàn)平臺，并在此試驗(yàn)平臺上實(shí)現(xiàn)了文中的高速RS-CC編譯碼系統(tǒng)。
標(biāo)簽： 802.16 RS-CC IEEE FPGA
上傳時間： 2013-06-03
上傳用戶：lx9076
H-JTAG USB仿真器是一款高速USB接口仿真器。仿真器采用USB接口供電，無需外接電源。支持10K~15MHZ的JTAG時鐘,，可提供最高可達(dá)750 KB/S的下載速度與最高可達(dá)550 KB/S讀取速度。與H-JTAG/H-FLASHER配合使用，可以實(shí)現(xiàn)高速調(diào)試與下載。該仿真器靈活，高效，穩(wěn)定性好，能夠全面滿足用戶的需求
標(biāo)簽： H-JTAG
上傳時間： 2013-04-24
上傳用戶：q123321
CCSDS組織(空間數(shù)據(jù)系統(tǒng)咨詢委員會)于2005年公布了新的圖像壓縮標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)算法采用基于小波變換的比特平面編碼方法，支持無損有損壓縮編碼和精確碼率控制并具有較好的抗誤碼能力和非常高的圖像壓縮性能，能滿足實(shí)際應(yīng)用中的多種需求。同時該算法具有較低的算法復(fù)雜度，易于低功耗硬件實(shí)現(xiàn)，并且對航天圖像具有較高的適應(yīng)性，因此，在航天應(yīng)用方面具有廣闊的前景。 本論文主要針對CCSDS圖像壓縮算法的FPGA硬件實(shí)現(xiàn)，在有限的硬件資源下，提出高速高效的CCSDS圖像壓縮編碼器設(shè)計(jì)方案并在已有的FPGA硬件平臺上加以實(shí)現(xiàn)。本文首先對CCSDS圖像壓縮算法的編碼原理進(jìn)行詳細(xì)介紹；然后提出DWT、BPE和碼流組織這三大模塊的并行化硬件實(shí)現(xiàn)方案，并給出了進(jìn)行批量仿真測試的仿真平臺設(shè)計(jì)方案。最后在Xilinx VIRTEX-II FPGA平臺上經(jīng)過成功驗(yàn)證，測試結(jié)果表明系統(tǒng)各項(xiàng)技術(shù)指標(biāo)可滿足星載圖像壓縮的要求。
標(biāo)簽： CCSDS 算法 星載 圖像壓縮系統(tǒng)
上傳時間： 2013-06-13
上傳用戶：wanghui2438
H-JTAG USB仿真器是一款高速USB接口仿真器。仿真器采用USB接口供電，無需外接電源。支持10K~15MHZ的JTAG時鐘,，可提供最高可達(dá)750 KB/S的下載速度與最高可達(dá)550 KB/S讀取速度。與H-JTAG/H-FLASHER配合使用，可以實(shí)現(xiàn)高速調(diào)試與下載。該仿真器靈活，高效，穩(wěn)定性好，能夠全面滿足用戶的需求
上傳時間： 2013-07-30
上傳用戶：eeworm
採用ROM監(jiān)控器的調(diào)試技巧分析
上傳時間： 2015-02-23
上傳用戶：wfl_yy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
