家具行業的成本核算報價系統,主要征對家個產品的結構展開進行材料成本及人工制造費用統計,加上可調節的利潤設定,將其成本核算出來,同時將報價單作出來
上傳時間: 2014-01-21
上傳用戶:songnanhua
smt 是一個前景廣闊的行業,此篇講述了pcb的制造工藝
標簽: smt
上傳時間: 2015-06-20
上傳用戶:aeiouetla
smt 行業博大精深,在smt行業立足首先要扎好基本功!
標簽: smt
上傳時間: 2014-01-20
上傳用戶:liuchee
在汽車、工業和電信行業的設計師當中,使用高功率升壓型轉換器的現像正變得越來越普遍。當需要 300W 或更高的功率時,必須在功率器件中實現高效率 (低功率損耗),以免除增設龐大散熱器和采用強迫通風冷卻的需要
上傳時間: 2014-12-01
上傳用戶:lhc9102
1 . 系統概述C8051F330/1器件是完全集成的混合信號片上系統型MCU。下面列出了一些主要特性,有關某一產品的具體特性參見表1.1。 高速、流水線結構的8051兼容的CIP-51內核(可達25MIPS) 全速、非侵入式的在系統調試接口(片內) 真正10位200 ksps的16通道單端/差分ADC,帶模擬多路器 10位電流輸出DAC 高精度可編程的25MHz內部振蕩器 8KB可在系統編程的FLASH存儲器 768字節片內RAM 硬件實現的SMBus/ I2C、增強型UART和增強型SPI串行接口 4個通用的16位定時器 具有3個捕捉/比較模塊和看門狗定時器功能的可編程計數器/定時器陣列(PCA) 片內上電復位、VDD監視器和溫度傳感器 片內電壓比較器 17個端口I/O(容許5V輸入)
標簽: C8051F330D 混合信號 控制器 數據手冊
上傳時間: 2013-10-18
上傳用戶:haohao
C8051F040/1/2/3/4/5/6/7混合信號ISP FLASH 微控制器數 據 手 冊 C8051F04x 系列器件是完全集成的混合信號片上系統型MCU,具有64 個數字I/O 引腳(C8051F040/2/4/6)或32 個數字I/O 引腳(C8051F041/3/5/7),片內集成了一個CAN2.0B 控制器。下面列出了一些主要特性;有關某一產品的具體特性參見表1.1。 高速、流水線結構的8051 兼容的CIP-51 內核(可達25MIPS) 控制器局域網(CAN2.0B)控制器,具有32 個消息對象,每個消息對象有其自己的標識 全速、非侵入式的在系統調試接口(片內) 真正12 位(C8051F040/1)或10 位(C8051F042/3/4/5/6/7)、100 ksps 的ADC,帶PGA 和8 通道模擬多路開關 允許高電壓差分放大器輸入到12/10 位ADC(60V 峰-峰值),增益可編程 真正8 位500 ksps 的ADC,帶PGA 和8 通道模擬多路開關(C8051F040/1/2/3) 兩個12 位DAC,具有可編程數據更新方式(C8051F040/1/2/3) 64KB(C8051F040/1/2/3/4/5)或32KB(C8051F046/7)可在系統編程的FLASH 存儲器 4352(4K+256)字節的片內RAM 可尋址64KB 地址空間的外部數據存儲器接口 硬件實現的SPI、SMBus/ I2C 和兩個UART 串行接口 5 個通用的16 位定時器 具有6 個捕捉/比較模塊的可編程計數器/定時器陣列 片內看門狗定時器、VDD 監視器和溫度傳感器具有片內VDD 監視器、看門狗定時器和時鐘振蕩器的C8051F04x 系列器件是真正能獨立工作的片上系統。所有模擬和數字外設均可由用戶固件使能/禁止和配置。FLASH 存儲器還具有在系統重新編程能力,可用于非易失性數據存儲,并允許現場更新8051 固件。片內JTAG 調試電路允許使用安裝在最終應用系統上的產品MCU 進行非侵入式(不占用片內資源)、全速、在系統調試。該調試系統支持觀察和修改存儲器和寄存器,支持斷點、觀察點、單步及運行和停機命令。在使用JTAG 調試時,所有的模擬和數字外設都可全功能運行。每個MCU 都可在工業溫度范圍(-45℃到+85℃)工作,工作電壓為2.7 ~ 3.6V。端口I/O、/RST和JTAG 引腳都容許5V 的輸入信號電壓。C8051F040/2/4/6 為100 腳TQFP 封裝(見圖1.1 和圖1.3的框圖)。C8051F041/3/5/7 為64 腳TQFP 封裝(見圖1.2 和圖1.4 的框圖)。
上傳時間: 2013-10-24
上傳用戶:hwl453472107
關于ATM交換的主要概念以及技術,對于從事通信行業者有幫助
標簽: ATM
上傳時間: 2014-08-19
上傳用戶:fhzm5658
基于USB的串行通信軟硬件設計
上傳時間: 2013-08-04
上傳用戶:eeworm
專輯類-數字處理及顯示技術專輯-106冊-9138M 基于USB的串行通信軟硬件設計-41頁-0.8M.pdf
上傳時間: 2013-07-19
上傳用戶:yatouzi118
國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸,用于設計SCI串行通信接口,以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景,對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議,接著對SCI串行通信接口的兩個模塊:SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上,利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信,并利用Aurora IP核實現了Aurora鏈路層協議;設計一個同步FIFO實現旁路FIFO;利用FPGA上的塊RAM實現發送和接收存儲器;中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中,采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁:PCI核的配置模塊負責對PCI核進行配置,得到用戶需要的PCI核;用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能;并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL,在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線,利用Modelsim進行功能及時序仿真,使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序,用VC++6.0編寫相應的測試應用程序。最后,將FPGA設計下載到FC通信卡中運行,并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證,運行結果正常。 文章最后分析傳輸性能上的原因,指出工作中的不足之處和需要進一步完善的地方。
上傳時間: 2013-04-24
上傳用戶:竺羽翎2222