將IDE硬盤(pán)與44B0相接，接著把此IDE3.C放入KERNEL一起編譯完成後，開(kāi)啟便能抓到此硬盤(pán)
上傳時(shí)間： 2014-09-09
上傳用戶(hù)：ruixue198909
三星2410,WinCE5.0下的硬盤(pán)IDE驅(qū)動(dòng).
上傳時(shí)間： 2013-12-22
上傳用戶(hù)：asdkin
三星2410,廣州友善之臂開(kāi)發(fā)板附帶的linux下的硬盤(pán)IDE驅(qū)動(dòng).
上傳時(shí)間： 2014-11-22
上傳用戶(hù)：jennyzai
硬盤(pán)工具id修改硬 盤(pán)id 分區(qū)工具 盤(pán)id 分區(qū)工具
上傳時(shí)間： 2017-09-09
上傳用戶(hù)：lili123
鍵盤(pán)掃描ｖｅｒｉｌｏｇ硬體驗(yàn)證可以將開(kāi)發(fā)版鍵盤(pán)功能使用
標(biāo)簽： 鍵盤(pán)
上傳時(shí)間： 2013-12-24
上傳用戶(hù)：
本文介紹了一種在單片機(jī)應(yīng)用中實(shí)現(xiàn)高效、多功能鍵盤(pán)掃描分析的設(shè)計(jì)思想、方法和原理。該演算法可以實(shí)現(xiàn)組合鍵、自動(dòng)連續(xù)等功能，並具有軟、硬體開(kāi)銷(xiāo)小，效率高等特點(diǎn)。該演算法已應(yīng)用於實(shí)際產(chǎn)品中。 關(guān)鍵字：鍵盤(pán)掃描；單片機(jī)
上傳時(shí)間： 2013-12-14
上傳用戶(hù)：fredguo
GB-T 12628-1990 硬磁盤(pán)驅(qū)動(dòng)器通用技術(shù)條件
標(biāo)簽： 12628 GB-T 1990 磁盤(pán)驅(qū)動(dòng)器
上傳時(shí)間： 2013-04-15
上傳用戶(hù)：eeworm
GB-T 11386-1989 信息處理 m 未記錄的硬扇段單面或雙面軟磁盤(pán) 尺寸、物理性能和磁性能
標(biāo)簽： 11386 GB-T 1989 信息處理
上傳時(shí)間： 2013-05-31
上傳用戶(hù)：eeworm
擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)。在近年來(lái)得到了迅速的發(fā)展。本論文主要討論和實(shí)現(xiàn)了基于FPGA的直接序列擴(kuò)頻信號(hào)的解擴(kuò)解調(diào)處理。論文對(duì)該直擴(kuò)通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，最后用Altera公司的最新的FPGA開(kāi)發(fā)平臺(tái)Quarus Ⅱ5.0實(shí)現(xiàn)了相關(guān)設(shè)計(jì)。 整個(gè)系統(tǒng)分為兩個(gè)部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴(kuò)頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴(kuò)解調(diào)等模塊。 論文首先介紹了擴(kuò)頻通信系統(tǒng)的特點(diǎn)以及相關(guān)技術(shù)的國(guó)內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實(shí)際需要，設(shè)計(jì)了一種零中頻DSSS解調(diào)解擴(kuò)方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來(lái)進(jìn)行前端窄帶干擾抑制處理，用基于自適應(yīng)門(mén)限技術(shù)的滑動(dòng)相關(guān)捕獲和分時(shí)復(fù)用單相關(guān)器跟蹤來(lái)改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來(lái)減少載波提取的算法復(fù)雜度，用改進(jìn)型CORDIC算法實(shí)現(xiàn)NCO來(lái)方便的進(jìn)行擴(kuò)展。 接著，論文給出了系統(tǒng)總體設(shè)計(jì)和發(fā)送及接受子系統(tǒng)的各個(gè)功能模塊的實(shí)現(xiàn)分析以及在Quartus Ⅱ5.0上的實(shí)現(xiàn)細(xì)節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個(gè)系統(tǒng)的硬件電路設(shè)計(jì)和它在真實(shí)系統(tǒng)中連機(jī)調(diào)試所得到的測(cè)試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級(jí)等特點(diǎn)并且達(dá)到課題各項(xiàng)指標(biāo)的要求。 最后是對(duì)論文工作的一些總結(jié)和對(duì)今后工作的展望。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-23
上傳用戶(hù)：磊子226
臺(tái)灣資深硬體工程師15年Layout資料
標(biāo)簽： PCB_LAYOUT Layout 工程師
上傳時(shí)間： 2013-07-19
上傳用戶(hù)：6404552
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
