<center id="y86ii"></center>
<rt id="y86ii"></rt>
這個程序列使用一些小技巧來讀取一個手寫板的數(shù)據(jù)。這個手寫板是從市面上買回來的﹐沒有修改任何硬體﹐只須接上主機﹐啟動程式﹐用手寫板書寫﹐這個程序就會顯示從手寫板上輸出的數(shù)據(jù)
上傳時間： 2015-04-26
上傳用戶：cjf0304
uClinux 的編譯和運行44BOX的動作
上傳時間： 2015-05-02
上傳用戶：CHENKAI
立體學(xué)轉(zhuǎn)方塊 3d立體捲動的效果,是一個很有趣的研究課題,藉由三角函數(shù) for迴圈 即可運算應(yīng)用來產(chǎn)生立體效果囉
標簽： for
上傳時間： 2013-12-24
上傳用戶：hwl453472107
運動會或各式活動秩序冊製作及檢錄表製作管理系統(tǒng)
標簽： 系統(tǒng)
上傳時間： 2014-01-21
上傳用戶：四只眼
LCS（最長公共子序列）問題可以簡單地描述如下： 一個給定序列的子序列是在該序列中刪去若干元素后得到的序列。給定兩個序列X和Y，當另一序列Z既是X的子序列又是Y的子序列時，稱Z是序列X和Y的公共子序列。例如，若X={A，B，C，B，D，B，A}，Y={B，D，C，A，B，A}，則序列{B，C，A}是X和Y的一個公共子序列，但它不是X和Y的一個最長公共子序列。序列{B，C，B，A}也是X和Y的一個公共子序列，它的長度為4，而且它是X和Y的一個最長公共子序列，因為X和Y沒有長度大于4的公共子序列。 最長公共子序列問題就是給定兩個序列X={x1,x2,...xm}和Y={y1,y2,...yn}，找出X和Y的一個最長公共子序列。對于這個問題比較容易想到的算法是窮舉，對X的所有子序列，檢查它是否也是Y的子序列，從而確定它是否為X和Y的公共子序列，并且在檢查過程中記錄最長的公共子序列。X的所有子序列都檢查過后即可求出X和Y的最長公共子序列。X的每個子序列相應(yīng)于下標集{1,2,...,m}的一個子集。因此，共有2^m個不同子序列，從而窮舉搜索法需要指數(shù)時間。
上傳時間： 2015-06-09
上傳用戶：氣溫達上千萬的
【二項式係數(shù) 運算】Dev-C++ 學(xué)習(xí)，運用Dynamic Programming 動態(tài)規(guī)劃計算
標簽： Dev-C
上傳時間： 2016-09-19
上傳用戶：冇尾飛鉈
數(shù)字時間序列分析
上傳時間： 2013-07-18
上傳用戶：eeworm
新型智慧驅(qū)動器可簡化開關(guān)電源隔離拓樸結(jié)構(gòu)中同步整流器
標簽： 驅(qū)動 開關(guān)電源 同步整流器
上傳時間： 2013-06-05
上傳用戶：eeworm
專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M 數(shù)字時間序列分析-361頁-4.9M.pdf
上傳時間： 2013-06-27
上傳用戶：zhangjt
擴頻通信，即擴展頻譜通信技術(shù)(Spread Spectrum Communication)，它與光纖通信、衛(wèi)星通信一同被譽為進入信息時代的三大高技術(shù)通信傳輸方式。 擴頻通信是將待傳送的信息數(shù)據(jù)用偽隨機編碼序列，也即擴頻序列(SpreadSequence)調(diào)制，實現(xiàn)頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調(diào)及相關(guān)處理，恢復(fù)出原始信息數(shù)據(jù)。 擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點。 現(xiàn)場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性，可讓設(shè)計者開發(fā)出滿足多種標準的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計者緊跟新標準的變化，并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現(xiàn)使用戶在對FPGA設(shè)計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機輔助設(shè)計(CAD)和規(guī)劃的電子設(shè)計活動產(chǎn)生了實在的設(shè)計實體論文對擴頻通信系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究，并且用Altera公司的最新的FPGA開發(fā)平臺QuartusII實現(xiàn)了一個基帶擴頻通信系統(tǒng)的發(fā)送端部分，最后用軟件Protel99SE設(shè)計了相應(yīng)的硬件電路。 該系統(tǒng)的設(shè)計主要分為兩個部分。第一部分是用QuartusII軟件設(shè)計了系統(tǒng)的VHDL語言描述代碼，并對系統(tǒng)中每個模塊和整個系統(tǒng)進行相應(yīng)的功能仿真和時序時延仿真；第二部分是設(shè)計了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路，并進行了相關(guān)測試，完成了預(yù)定的功能。
上傳時間： 2013-07-26
上傳用戶：15679277906
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
