亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

xilinx virtex4 dsp

  • 基于DSP和FPGA的四軸運動控制卡的研究與開發.rar

    本文首先從數控系統的組成與特點進行詳細分析,然后對運動控制卡在整個系統中承擔功能進行了分析。根據數字型號處理器件的快速運算能力和現場可編程門陣列器件的靈活、通用性提出了基于DSP器件和FPGA器件進行總體設計的規劃。 本文重點詳細闡述了四軸運動控制卡硬件電路的設計。通過對現有部分PC總線的介紹與比較,設計選擇了PCI總線作為上位PC與運動控制卡的通信總線,并且選擇PCI9052芯片來設計PCI接口模塊;基于DSP器件的特點,設計選擇了TMS320LF2407芯片為核心,進行運算控制單元的設計,同時對其主要內部資源進行了分配。最后,根據硬件的原理圖,完成了具體電路板的制作。 對軟件設計,文章主要對插補算法在DSP上的實現作了一些探討。介紹了兩種加速模式:梯形加速模式和s曲線加速模式。就逐點比較法直線和圓弧插補算法以及數字積分插補原理也進行了分析。最終,提出總體程序流程控制、速度控制算法、插補算法等的程序設計框架,并進行了具體程序設計。

    標簽: FPGA DSP 四軸

    上傳時間: 2013-07-19

    上傳用戶:CHENKAI

  • 基于FPGA和DSP的實時圖像處理系統設計.rar

    數字信息時代帶來了“信息大爆炸”,使數據量大增,而數字圖像數據更是如此,如果不對圖像數據進行有效的壓縮,那么圖像信息的存儲與傳輸將無法進行。顯然,尋求一種高效的圖像壓縮系統具有很大的現實意義。 本文基于大規模現場可編程邏輯陣列(FPGA)和高速數字信號處理器(DSP)協同作業,來完成實時圖像處理的系統設計。出于對系統設計上的性能和功耗方面的考慮,系統中FPGA 選用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8,DSP選用的是TI公司的55x系列芯片TMS320VC5502。該系統集圖像采集、壓縮、顯示和存儲功能于一體,其中DSP為主處理器負責圖像處理,FPGA為協處理器負責系統的所有數字邏輯控制。FPGA和DSP的工作之間形成流水,并且借助于一片雙口RAM(CY7C025AV-15AI)完成兩者的通訊。結合FPGA和DSP自身的特點,本文提出一種新穎的信息通信方式,借助于一片雙口RAM,其內部按其存儲空間等分兩塊,利用乒乓技術完成對高速實時的圖像數據緩沖。 該系統從視頻采集、傳輸、壓縮到圖像存儲等整個過程的工作,分別由FPGA和DSP承擔。充分考慮到它們自身的優缺點,在滿足系統實時性要求的同時,結構靈活,便于以后的擴展與升級。結果表明,在TMS320VC5502實現了對采集圖像的JPEG壓縮,效果良好且滿足了實時性的要求,因此系統的功能得到了總體上的驗證。 關鍵詞:圖像處理;FPGA;DSP;JPEG

    標簽: FPGA DSP 實時圖像

    上傳時間: 2013-06-11

    上傳用戶:hjshhyy

  • GSM接收機同步技術研究與基于FPGA和DSP的接收機設計.rar

    GSM是全球使用最為廣泛的一種無線通信標準,不僅在民用領域,也在鐵路GSM-R等專用領域發揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應,在通信系統的收發兩端也存在不完全匹配等未知因素,因此接收的信號疊加有各種誤差因素的影響。GSM接收機的實現離不開系統的同步,為了得到更好的同步質量,就必須對GSM基帶同步技術進行研究,選擇一種最合適的同步算法。GSM的同步既有時間同步,也有頻率同步。 @@ 軟件無線電是當前通信領域引入注目的熱點之一。長期以來,GSM的接收和解調都是由專用的ASIC芯片來完成的,通過軟件來實現GSM接收機的基帶算法,體現了軟件無線電技術的思想,選擇用它們來實現的GSM接收機具有靈活、可靠、擴展性好的優點。 @@ 論文主要討論GSM接收機同步算法與基于FPGA和DSP的GSM接收機設計, @@  主要內容包括: @@ 通過相關理論知識的學習,設計驗證了GSM基帶同步算法。對FB時間同步,討論了包絡檢測和FFT變換兩種不同的方法;對SB時間同步,介紹實相關和復相關兩種方法;對頻率同步,給出了一種對FB運用相關運算來精確估計頻率誤差的算法。 @@ 設計了使用GSM射頻收發芯片RDA6210并通過實驗室的ALTERA EP3C25FPGA開發板進行控制的GSM射頻端的解決方案,論文對RDA6210的性能和控制方式進行了詳細的介紹,設計了芯片的控制模塊,得到了下變頻后的GSM基帶信號。 @@ 設計了基于RF前端+FPGA的GSM接收機方案。利用ALTERA EP2S180開發平臺來完成基帶數據的處理。針對ALTERA EP2S180開發平臺模數轉換器AD9433的特點使用THS4501設計了單獨的差分運算放大器模塊;設計了平臺的數據存儲方案并將該平臺得到的基帶采樣數據用于同步算法的仿真。 @@ 設計了基于RF前端+DSP的GSM接收機方案。利用模數轉換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數據的處理。設計了McBSP+EDMA傳輸的數據存儲方案。 @@ 給出了接收機硬件測試的結果,從多方面驗證了所設計硬件平臺的可靠性。 @@關鍵詞:GSM接收機;同步;RF; FPGA;DSP;

    標簽: FPGA GSM DSP

    上傳時間: 2013-07-01

    上傳用戶:sh19831212

  • DSP原理及應用(鄒彥).rar

    dsp原理及應用 鄒彥編著的 很適合初學者 從基礎到應用的教程

    標簽: DSP

    上傳時間: 2013-04-24

    上傳用戶:yqq309

  • 基于FPGA的Viterbi譯碼器設計與實現.rar

    卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現結構比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展,使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同,因此設計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統的應用需求,具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上,重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法,節省了資源;加比選模塊使用全并行結構保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結構,大大提高了譯碼速度。在Xilinx ISE8.2i環境下,用VHDL硬件描述語言編寫程序,實現(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎上,擴展了Viterbi譯碼器的通用性,使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式,可以對(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證,Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器,譯碼器運行穩定可靠。最后,使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析,仿真結果表明,在同等條件下,本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。

    標簽: Viterbi FPGA 譯碼器

    上傳時間: 2013-06-24

    上傳用戶:myworkpost

  • 基于DSP和FPGA的車牌識別系統設計及實現.rar

    隨著我國國民經濟的高速發展,國內高速公路、城市道路、停車場建設越來越多,對交通控制、安全管理的要求也日益提高,智能交通系統( IntelligentTransportation Systems,簡稱ITS)已成為當前交通管理發展的主要方向,而車牌識別系統(License Plate Recognition System,簡稱LPRS)技術作為智能交通系統的核心,起著舉足輕重的作用,可以被廣泛地應用于高速公路自動收費(ElectronicToll Collection,簡稱ETC)、停車場安全管理、被盜車輛的追蹤、車流統計等。 目前,車牌識別系統大多都是基于PC平臺的,其優勢是實現容易,但是成本高、實時性不強、穩定性不高等缺點使其不能廣泛推廣。為了克服以上的缺點,且滿足識別速度和識別率的要求,本文在原有車牌識別硬件系統設計的基礎上做了一定的改進(原系統在圖像采集、接口通信、系統穩定、脫機工作等方面存在一定問題),與團隊成員一起設計出了新的車牌識別硬件系統,采用單DSP+FPGA和雙DSP+FPGA雙板子的方式來共同實現(本人負責單DSP+FPGA的原理圖和PCB繪制,另一成員負責雙DSP+FPGA的原理圖和PCB繪制)。 本文所涉及的該車牌硬件系統,主要工作由以下幾個部分組成: 1.團隊共同完成了新車牌識別系統的硬件設計,采用兩個板子實現。其中,本人負責單DSP+FPGA板子繪制。 2.團隊一起完成了整個系統的硬件電路調試。主要分為如下模塊進行調試:電源,DSP,FPGA,SAA7113H視頻解碼器,LCD液晶顯示和UART接口等。 3.負責完成了整個系統的DSP應用程序設計。采用DSP/BIOS操作系統來構建系統的框架,添加了多個任務對象進行管理系統的調度;用CSL編寫了DSP上的底層驅動:完成了車牌識別算法在DSP上的移植與優化。 4.參與完成了部分FPGA程序的開發,主要包括圖像采集、存儲、傳輸幾個模塊等。 最終,本系統實現了高效、快速的車牌識別,各模塊工作穩定,能脫機實現圖像采集、傳輸、識別、結果輸出和顯示為一體化的功能;為以后進行高性能的車牌識別算法開發提供了一個很好的硬件平臺。

    標簽: FPGA DSP 車牌識別

    上傳時間: 2013-04-24

    上傳用戶:slforest

  • 高速實時信號處理系統的FPGA軟件設計與實現.rar

    隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高,基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺,把盡可能多的無線及個人通信和信號處理的功能用軟件來實現,從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面,現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高,需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構,其中DSP主要負責完成系統通信和基帶信號處理算法,而FPGA主要完成信號預處理等前端算法,并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素,作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心;以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口,包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外,作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力,體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要,作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統,完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制,并利用片內集成的三態以太網MAC硬核模塊,實現了系統與上位PC機之間的以太網通信鏈路。此外,為擴展系統功能,適應未來可能的軟件升級,進一步提高系統的通用性,還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后,作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法,充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞:高速實時信號處理;FPGA;Virtex-5;嵌入式系統;MicroBlaze

    標簽: FPGA 實時信號 處理系統

    上傳時間: 2013-05-17

    上傳用戶:wangchong

  • 基于DSP和FPGA導航計算機硬件電路研究與設計.rar

    為適應組合導航計算機系統的微型化、高性能度的要求,拓寬導航計算機的應用領域,本文設計出一種基于浮點型DSP(TMS320C6713)和可編程邏輯陣列器件(FPGA: EP1C12N240C8)協同合作的導航計算機系統。 論文在闡述了組合導航計算機的特點和應用要求后,提出基于DSP和FPGA的組合導航計算機系統方案。該方案以DSP為導航解算處理器,由FPGA完成IMU信號的采集和緩存以及系統控制信號的整合;DSP通過EMIF接口實現和FPGA通信。在此基礎上研究了各擴展通信接口、系統硬件原理圖和PCB的開發,且在FPGA中使用調用IP核來實現FIR低通濾波數據處理機抖激光陀螺的機抖振動的影響。其次,詳細闡述了利用TI公司的DSP集成開發環境和DSP/BIOS準實時操作系統開發多任務系統軟件的具體方案。本文引入DSP/BIOS實時操作系統提供的多任務機制,將采集處理按照功能劃分四個相對獨立的任務,這些任務在DSP/BIOS的調度下,按照用戶指定的優先級運行,大大提高系統的工作效率。最后給了DSP芯片Bootloader的制作方法。 導航計算機系統研制開發是軟、硬件研究緊密結合的過程。在微型導航計算機系統方案建立的基礎上,本文首先討論了系統硬件整體設計和軟件開發流程;其次針對導航計算機系統各個功能模塊以及多項關鍵技術進行了設計與開發工作,涉及系統數據通信模塊、模擬信號采集模塊和數據存儲模塊;最后,對導航計算機系統進行了聯合調試工作,并對各個模塊進行了詳細的功能測試與驗證,完成了微型導航計算機系統的制作。 以DSP/FPGA作為導航計算機硬件平臺的捷聯式慣性導航實時數據系統能夠滿足系統所要求的高精度、實時性、穩定性要求,適應了其高性能、低成本、低功耗的發展方向。

    標簽: FPGA DSP 導航計算機

    上傳時間: 2013-04-24

    上傳用戶:lishuoshi1996

  • 基于FPGA的高速串行接口模塊仿真設計.rar

    現代社會信息量爆炸式增長,由于網絡、多媒體等新技術的發展,用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移,以及PCB布線的困難,使得傳輸速率的進一步提升面臨設計的極限;而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢,正迅速取代傳統的并行技術,成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究,并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺,在其中的一塊信號處理板上,進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真,當仿真驗證通過之后,重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接,進行數據的互相傳送,接收和發送的數據相同,證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計,經過回環之后接收到的數據與發送的數據相同,證明了Rocket I/O高速串行接口設計的正確性。

    標簽: FPGA 高速串行 接口模塊

    上傳時間: 2013-04-24

    上傳用戶:戀天使569

  • 基于DSP和FPGA的數字化開關電源的實用化研究.rar

    文章開篇提出了開發背景。認為現在所廣泛應用的開關電源都是基于傳統的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低,對不同的客戶要求來“量身定做”不同的產品,同時幾乎沒有通用性和可移植性。在電子技術飛速發展的今天,這種傳統的模擬開關電源已經很難跟上時代的發展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化,開關電源的控制部分正在向數字化方向發展。由于數字化,使開關電源的控制部分的智能化、零件的共通化、電源的動作狀態的遠距離監測成為了可能,同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求,這就降低了開發周期和成本。依靠現代數字化控制和數字信號處理新技術,數字化開關電源有著廣闊的發展空間。 在數字化領域的今天,最后一個沒有數字化的堡壘就是電源領域。近年來,數字電源的研究勢頭與日俱增,成果也越來越多。雖然目前中國制造的開關電源占了世界市場的80%以上,但都是傳統的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內容是在傳統開關電源模擬調節器的基礎上,提出了一種新的數字化調節器方案,即基于DSP和FPGA的數字化PID調節器。論文對系統方案和電路進行了較為具體的設計,并通過測試取得了預期結果。測試證明該方案能夠適合本行業時代發展的步伐,使系統電路更簡單,精度更高,通用性更強。同時該方案也可用于相關領域。 本文首先分析了國內外開關電源發展的現狀,以及研究數字化開關電源的意義。然后提出了數字化開關電源的總體設計框圖和實現方案,并與傳統的開關電源做了較為詳細的比較。本論文的設計方案是采用DSP技術和FPGA技術來做數字化PID調節,通過數字化PID算法產生PWM波來控制斬波器,控制主回路。從而取代傳統的模擬PID調節器,使電路更簡單,精度更高,通用性更強。傳統的模擬開關電源是將電流電壓反饋信號做PID調節后--分立元器件構成,采用專用脈寬調制芯片實現PWM控制。電流反饋信號來自主回路的電流取樣,電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調節器和電壓調節器的反相輸入端,用來實現閉環控制。同時用來保證系統的穩定性及實現系統的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次,文章對各個模塊從理論和實際的上都做了仔細的分析和設計,并給出了具體的電路圖,同時寫出了軟件流程圖以及設計中應該注意的地方。整個系統由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環境開關量檢測、環境開關量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數字低通濾波。由于整個系統是閉環控制系統,要求采樣速率相當高。本系統采用FPGA來控制ADC,這樣就避免了高速采樣占用系統資源的問題,減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調節,從而產生PWM波來控制逆變橋的開關速率,從而達到閉環控制的目的。 最后,對數字化開關電源和模擬開關電源做了對比測試,得出了預期結論。同時也提出了一些需要改進的地方,認為該方案在其他相關行業中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間,這些零件的參數值還會隨著使用時間、溫度和其它環境條件的改變而變動并對系統穩定性和響應能力造成負面影響。數字電源則剛好相反,同時數字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發成本與風險。在當前對產品要求體積小、智能化、共通化、精度高和穩定度好等前提條件下,數字化開關電源有著廣闊的發展空間。本系統來基本上達到了設計要求。能夠滿足較高精度的設計要求。但對于高精度數字化電源,系統還有值得改進的地方,比如改進主控器,提高參考電壓的精度,提高采樣器件的精度等,都可以提高系統的精度。 本系統涉及電子、通信和測控等技術領域,將數字PID算法與電力電子技術、通信技術等有機地結合了起來。本系統的設計方案不僅可以用在電源控制器上,只要是相關的領域都可以采用。

    標簽: FPGA DSP 數字化

    上傳時間: 2013-06-29

    上傳用戶:dreamboy36

主站蜘蛛池模板: 奉新县| 叶城县| 长沙县| 襄樊市| 永昌县| 专栏| 全椒县| 巴里| 修文县| 伊金霍洛旗| 淳化县| 穆棱市| 安仁县| 库尔勒市| 德昌县| 抚顺市| 云南省| 塔河县| 凌云县| 汉中市| 深州市| 漳平市| 那曲县| 花莲市| 锦州市| 辉南县| 明水县| 清河县| 海原县| 河间市| 冕宁县| 监利县| 文安县| 子洲县| 铁力市| 甘肃省| 巴里| 手游| 唐海县| 绍兴市| 安义县|