xilinx ise 14.7 license ,親測(cè)可用!
標(biāo)簽: xilinx ise
上傳時(shí)間: 2022-06-21
上傳用戶:
xilinx-ise+model-sim四種仿真
標(biāo)簽: xilinx model ise sim
上傳時(shí)間: 2022-07-17
上傳用戶:
xilinx ise是一款專業(yè)的電子設(shè)計(jì)套件,使用他可以達(dá)到最佳的硬件設(shè)計(jì),xilinx ise 14.7是目前的最新版本,全面支持win8和win8.1系統(tǒng),同時(shí)還包含了許可證文件,不必為注冊(cè)而發(fā)愁。
上傳時(shí)間: 2013-07-24
上傳用戶:eeworm
xilinx ise是一款專業(yè)的電子設(shè)計(jì)套件,xilinx ise 14.4版本體積6.2G,配合許可證文件就可以注冊(cè)成功。
標(biāo)簽: 光電器件
上傳時(shí)間: 2013-08-01
上傳用戶:eeworm
xilinx ise Design Suite是利用新技術(shù)來(lái)降低總設(shè)計(jì)成本的電子設(shè)計(jì)套件軟件,并且實(shí)現(xiàn)了比任何其它 PLD 解決方案更高的性能。
上傳時(shí)間: 2013-06-15
上傳用戶:eeworm
本書以FPGA/CPLD設(shè)計(jì)流程為主線,闡述了如何合理地利用ISE設(shè)計(jì)平臺(tái)集成的各種設(shè)計(jì)工具,高效地完成FPGA/CPLD的設(shè)計(jì)方法與技巧。全書在介紹FPGA/CPLD概念和設(shè)計(jì)流程的基礎(chǔ)上,依次論述了工程管理與設(shè)計(jì)輸入、仿真、綜合、約束、實(shí)現(xiàn)與布局布線、配置調(diào)試等主要設(shè)計(jì)步驟在ISE集成環(huán)境中的實(shí)現(xiàn)方法與技巧。 本書立足于工程實(shí)踐,結(jié)合作者多年工作經(jīng)驗(yàn),選用大量典型實(shí)例,并配有一定數(shù)量的練習(xí)題。本書配套光盤收錄了所有實(shí)例的完整工程目錄、源代碼、詳細(xì)操作步驟和使用說(shuō)明,利于讀者邊學(xué)邊練,提高實(shí)際應(yīng)用能力。 本書可作為高等院校通信工程、電子工程、計(jì)算機(jī)、微電子與半導(dǎo)體學(xué)等專業(yè)的教材,也可作為硬件工程師和IC工程師的實(shí)用工具書。
標(biāo)簽: Xilinx-ISE FPGA CPLD 71.7
上傳時(shí)間: 2013-06-24
上傳用戶:gut1234567
隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長(zhǎng),要實(shí)現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng),對(duì)數(shù)據(jù)處理能力提出越來(lái)越高的要求。定點(diǎn)運(yùn)算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要,而浮點(diǎn)數(shù)相對(duì)于定點(diǎn)數(shù),具有表述范圍寬,有效精度高等優(yōu)點(diǎn),在航空航天、遙感、機(jī)器人技術(shù)以及涉及指數(shù)運(yùn)算和信號(hào)處理等領(lǐng)域有著廣泛的應(yīng)用。對(duì)浮點(diǎn)運(yùn)算的要求主要體現(xiàn)在兩個(gè)方面:一是速度,即如何快速有效的完成浮點(diǎn)運(yùn)算;二是精度,即浮點(diǎn)運(yùn)算能夠提供多少位的有效數(shù)字。 計(jì)算機(jī)性價(jià)比的提高以及可編程邏輯器件的出現(xiàn),對(duì)傳統(tǒng)的數(shù)字電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了變革。FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)讓設(shè)計(jì)師通過設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)電子系統(tǒng)的功能,將傳統(tǒng)的固件選用及電路板設(shè)計(jì)工作放在芯片設(shè)計(jì)中進(jìn)行。FPGA可以完成極其復(fù)雜的時(shí)序與組合邏輯電路功能,適用于高速、高密度,如運(yùn)算器、數(shù)字濾波器、二維卷積器等具有復(fù)雜算法的邏輯單元和信號(hào)處理單元的邏輯設(shè)計(jì)領(lǐng)域。 鑒于FPGA技術(shù)的特點(diǎn)和浮點(diǎn)運(yùn)算的廣泛應(yīng)用,本文基于FPGA將浮點(diǎn)運(yùn)算結(jié)合實(shí)際應(yīng)用設(shè)計(jì)一個(gè)觸摸式浮點(diǎn)計(jì)算器,主要目的是通過VHDL語(yǔ)言編程來(lái)實(shí)現(xiàn)浮點(diǎn)數(shù)的加減、乘除和開方等基本運(yùn)算功能。 (1)給出系統(tǒng)的整體框架設(shè)計(jì)和各模塊的實(shí)現(xiàn),包括芯片的選擇、各模塊之間的時(shí)序以及控制、每個(gè)運(yùn)算模塊詳細(xì)的工作原理和算法設(shè)計(jì)流程; (2)通過VHDL語(yǔ)言編程來(lái)實(shí)現(xiàn)浮點(diǎn)數(shù)的加減、乘除和開方等基本運(yùn)算功能; (3)在xilinx ise環(huán)境下,對(duì)系統(tǒng)的主要模塊進(jìn)行開發(fā)設(shè)計(jì)及功能仿真,驗(yàn)證了基于FPGA的浮點(diǎn)運(yùn)算。
標(biāo)簽: FPGA 浮點(diǎn)運(yùn)算器
上傳時(shí)間: 2013-04-24
上傳用戶:咔樂塢
本文研究的主要內(nèi)容是應(yīng)用可編程器件FPGA來(lái)作PCI總線從模塊設(shè)計(jì).文中首先分析了可編程器件在PCI總線產(chǎn)品設(shè)計(jì)中的可行性和應(yīng)用前景,接著對(duì)PCI總線協(xié)議作了一個(gè)系統(tǒng)的介紹,然后分析了PCI總線從模塊接口電路的結(jié)構(gòu),提出了子電路模塊的具體實(shí)現(xiàn)方案,最后在xilinx ise開發(fā)環(huán)境下采用Xilinx公司生產(chǎn)Spartan2E系列的器件XC2S300E來(lái)設(shè)計(jì)接口電路.并設(shè)計(jì)了驗(yàn)證電路板,在PC機(jī)主板上對(duì)設(shè)計(jì)進(jìn)行功能驗(yàn)證,驗(yàn)證結(jié)果表明設(shè)計(jì)正確,達(dá)到了設(shè)計(jì)要求.為今后對(duì)PCI總線接口進(jìn)一步的研究奠定了基礎(chǔ).
標(biāo)簽: FPGA PCI 總線 接口設(shè)計(jì)
上傳時(shí)間: 2013-04-24
上傳用戶:gxohao
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來(lái)發(fā)展最為迅速的學(xué)科之一。常用的實(shí)現(xiàn)高速數(shù)字信號(hào)處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、速度快、設(shè)計(jì)靈活性好等眾多優(yōu)點(diǎn),尤其在并行信號(hào)處理能力方面比DSP更具優(yōu)勢(shì)。在信號(hào)處理領(lǐng)域,經(jīng)常需要對(duì)多路信號(hào)進(jìn)行采集和實(shí)時(shí)處理,為解決這一問題,本文設(shè)計(jì)了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號(hào)處理系統(tǒng)的組成和數(shù)字信號(hào)處理的優(yōu)點(diǎn),然后通過FFT算法的比較選擇和硬件實(shí)現(xiàn)方案的比較選擇,進(jìn)行總體方案的設(shè)計(jì)。在硬件方面,特別討論了信號(hào)調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法。信號(hào)處理單元的設(shè)計(jì)以xilinx ise為軟件平臺(tái),采用VHDL和IP核的方法,設(shè)計(jì)了時(shí)鐘產(chǎn)生模塊、數(shù)據(jù)滑動(dòng)模塊、FFT運(yùn)算模塊、求模運(yùn)算模塊、信號(hào)控制模塊,完成信號(hào)處理單元的設(shè)計(jì),并采用ModelSim仿真工具進(jìn)行相關(guān)的時(shí)序仿真。最后利用MATLAB對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證,達(dá)到技術(shù)指標(biāo)要求。
標(biāo)簽: 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時(shí)間: 2013-07-07
上傳用戶:小火車?yán)怖怖?/p>
ispLEVER2.0是一套完整的EDA軟件。設(shè)計(jì)輸入可采用原理圖、硬件描述語(yǔ)言、混合輸入三種方式。能對(duì)所設(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行功能仿真和時(shí)序仿真。編譯器是此軟件的核心,能進(jìn)行邏輯優(yōu)化,將邏輯映射到器件中去,自動(dòng)完成布局與布線并生成編程所需要的熔絲圖件。軟件支持原有Lattice公司的GAL、ispLSI、MACH、ispGDX、ORCA2、ORCA3、ORCA4和最新的ispMACH器件。Xilinx.ISE.Design.Suite(北京市電子設(shè)計(jì)競(jìng)賽指定軟件)
標(biāo)簽: ispLEVER2
上傳時(shí)間: 2013-04-24
上傳用戶:weddps
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1