提出了一種基于FPGA的高階高速F IR濾波器的設計與實現(xiàn)方法。通過一個169階的均方根\r\n升余弦滾降濾波器的設計,介紹了如何應用流水線技術(shù)來設計高階高速F IR濾波器,并且對所設計的\r\nFIR濾波器性能、資源占用進行了分析。
標簽： FPGA 濾波器 實現(xiàn)方法
上傳時間： 2013-08-31
上傳用戶：小火車啦啦啦
十分鐘學會Xilinx FPGA 設計1.1，內(nèi)容明了，推薦
標簽： Xilinx FPGA 十分
上傳時間： 2013-09-01
上傳用戶：18888888888
Xilinx-FPGA器件管腳說明
標簽： Xilinx-FPGA 器件 管腳
上傳時間： 2013-09-03
上傳用戶：牛津鞋
Xilinx公司的FPGA下載電路連接原理圖，對初學EDA者應該有所幫助。
標簽： Xilinx FPGA 電路連接
上傳用戶：asasasas
xilinx virtex fpga
標簽： xilinx virtex fpga 設計指南
上傳時間： 2013-09-05
上傳用戶：448949
Interface 8051 to Coolrunner CPLD(Xilinx App)
標簽： Coolrunner Interface Xilinx 8051
上傳用戶：bcjtao
Xilinx FPGA設計進階(提高篇）
標簽： Xilinx FPGA 進階
上傳用戶：fdfadfs
15.2 已經(jīng)加入了有關(guān)貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay欄.
標簽： Allegro 15.2 SPB
上傳時間： 2013-10-08
上傳用戶：王慶才
特點： 精確度0.1%滿刻度 可作各式數(shù)學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設計 尺寸小,穩(wěn)定性高
標簽： 微電腦 數(shù)學演算 隔離傳送器
上傳時間： 2014-12-23
上傳用戶：ydd3625
以某高速實時頻譜儀為應用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設計要點，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC（analog to digital，模數(shù)轉(zhuǎn)換器）的設計、系統(tǒng)采樣時鐘設計、模數(shù)混合信號完整性設計、電磁兼容性設計和基于總線和接口標準（PCI Express）的數(shù)據(jù)傳輸和處理軟件設計。在實現(xiàn)了系統(tǒng)硬件的基礎上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測試了ADC和采樣時鐘的性能，實測表明整體指標達到設計要求。給出上位機對采集數(shù)據(jù)進行處理的結(jié)果，表明系統(tǒng)實現(xiàn)了數(shù)據(jù)的實時采集存儲功能。
標簽： Gsps 高速數(shù)據(jù) 采集系統(tǒng)
上傳時間： 2014-11-26
上傳用戶：黃蛋的蛋黃
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="syqic"></strike>
