FPGA-based_oscilloscope,vhDL寫的實(shí)現(xiàn) 示波器的程序，及完整的工程描述文檔
標(biāo)簽： FPGA-based_oscilloscope vhDL 示波器 程序
上傳時(shí)間： 2013-08-31
上傳用戶：xingisme
本壓縮文件包含：使用vhDL來實(shí)現(xiàn)對(duì)LED的靜態(tài)顯示，實(shí)現(xiàn)對(duì)LED的動(dòng)態(tài)顯示。
標(biāo)簽： vhDL LED 靜態(tài)顯示
上傳用戶：shaoyun666
CPLD與8051的總線接口的vhDL設(shè)計(jì)源碼,包括原理圖,vhDL語言的源程序,仿真波形,設(shè)計(jì)的詳細(xì)說明
標(biāo)簽： CPLD 8051 vhDL 總線接口
上傳時(shí)間： 2013-09-01
上傳用戶：bpgfl
這是我用vhDL語言，在fpga內(nèi)部做了一個(gè)雙口ram的程序。我的郵箱：wleechina@163.com
標(biāo)簽： vhDL 語言
上傳時(shí)間： 2013-09-02
上傳用戶：jhksyghr
基于FPGA的直接數(shù)字合成器的設(shè)計(jì)與分析的代碼程序,代碼格式為vhDL
標(biāo)簽： FPGA vhDL 代碼 直接數(shù)字合成器
上傳用戶：ifree2016
一個(gè)很好的vhDL實(shí)現(xiàn)的功能模塊程序,希望你可以用的上!
標(biāo)簽： vhDL 模塊 程序
上傳用戶：gxy670166755
vhDL語言編寫的FIR濾波器源碼\r\n對(duì)于嵌入式設(shè)計(jì)者有很好的指導(dǎo)作用\r\n
標(biāo)簽： vhDL FIR 語言 編寫
上傳時(shí)間： 2013-09-03
上傳用戶：kaje
關(guān)于FPGA的一些常識(shí)及含IP核的vhDL設(shè)計(jì)源代碼。
標(biāo)簽： FPGA vhDL 常識(shí) IP核
上傳用戶：tsfh
利用vhDL語言編寫的一個(gè)crc功能模塊，可下載到FPGA實(shí)現(xiàn)功能
標(biāo)簽： vhDL crc 語言 編寫
上傳用戶：王慶才
vhDL寫的LMS算法程序。利用本地正弦信號(hào)，根據(jù)LMS算法對(duì)輸入信號(hào)進(jìn)行跟蹤。用以產(chǎn)生和輸入信號(hào)同頻同相的本地信號(hào)。
標(biāo)簽： vhDL LMS 算法 程序
上傳用戶：chenlong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
